Altium 오류 : 여러 입력 포트가 포함 된 네트워크. 이 오류는 무엇을 의미합니까?

Altium을 처음 접했고 회로도를 컴파일 할 때 다음 오류가 발생합니다.

1. Net SDI에는 여러 개의 입력 포트가 포함되어 있습니다 (Port SDI, Port SDI)
2. Net CLK에는 여러 입력 포트가 포함되어 있습니다 (Port CLK, Port CLK)

내가하려고하는 것은 여러 시트를 동일한 신호, SDI 및 CLK에 연결하는 것입니다. 내가 뭔가 잘못하고 있습니까? 플랫 계층 구조이므로 범위를 "플랫 (전역 포트만)"으로 설정했습니다. 아래는 SDI 및 CLK 신호를 사용하는 회로도의 두 장입니다.

시트 1 :

시트 2 :

"플랫 (전역 포트만)"범위를 선택하면 "... 넷 레이블이 각 시트에 대해 로컬로 설정되어 시트 전체에 연결되지 않습니다. 동일한 이름의 모든 포트가 모든 시트에 연결됩니다." - 알티 움 "다중 시트 디자인"

이것은 당신이하려는 일에 대해 괜찮은 것처럼 보이지만,이 유형의 디자인 설정에서는 입력 및 출력 포트의 1 : 1 관계가 있어야한다고 생각합니다. 플랫 디자인의 경우 입력 포트 가 서로 연결되어 있으므로 "다중 입력 포트"오류가 발생합니다. 시도해 볼 수있는 몇 가지 사항은 다음과 같습니다.

1. 계층 적 설계로 전환하기
   최상위 시트를 사용하여 설계 계층을 제어해야합니다. 앞에서 언급 한 교육 모듈에서 "5.1.3 상단 시트 구성" 을 검토하십시오 . 가치있는 것은 모든 디자인이이 디자인 설정에 있습니다.
2. 입력 포트를 양방향으로 변경
   하면 프로젝트의 연결 매트릭스로 인해 오류가 사라질 수 있지만 실제 관점에서는 의미가 없을 수 있습니다. CLK / SDI 라인은 양방향성이 아닙니다. 설계 검토 중에 문제가 발생할 수 있으며 모든 것을 양방향으로 표시 한 이유를 설명해야합니다.
3. 
   평면 설계 설정으로 연결 매트릭스 스틱을 편집 하되 오류 / 경고 연결 매트릭스를 편집하여 Altium에 연결하도록 지시하십시오.
   
   이제 여러 입력 포트가 표시 중지 오류가 아니라 경고로만보고됩니다.

@ dext0rb의 답변이 마음에 들지만 모든 포트의 논리적 오류 / 경고를 끄면 나중에 문제가 발생할 수 있습니다.

"Generic No ERC"를 사용하여 특정 네트워크에서 오류를 끄십시오.

그리고

이 경우 포트를 Unspecified로 지정하는 것을 선호했습니다. 방향 화살표는 이전 입력 / 출력 형식에서 여전히 유지됩니다 (색상 조정 포함).

지정되지 않음을 통해 사용자는이 포트에 대해 여러 입력 및 출력을 작성할 수 있습니다.

회로도 기호에서 전기 유형의 패드를 수동으로 변경하기 만하면됩니다.