좋습니다. 가치있는 것은 여기에 시각화하는 방법이 있습니다.
당신이 말한 것처럼, 전송 라인은 분배 커패시턴스와 분배 인덕턴스를 모두 가지며, 이는 특성 임피던스 Z 0 을 형성하기 위해 결합됩니다 . 출력 임피던스 Z S 가 Z 0 과 일치 하는 스텝 전압원이 있다고 가정 합니다. t = 0 이전에, 모든 전압 및 전류는 0이다.
단계가 발생하는 순간, 소스의 전압은 Z S 와 Z 0에 균등하게 분배 되므로 라인 끝의 전압은 V S / 2입니다. 가장 먼저 발생해야하는 것은 커패시턴스의 첫 번째 비트가 해당 값으로 충전되어야하고,이를 위해서는 전류가 첫 번째 인덕턴스 비트를 통과해야한다는 것입니다. 그러나 이는 즉시 다음 비트의 커패시턴스가 다음 비트의 인덕턴스 등을 통해 충전되도록합니다. 전압 파동이 선 아래로 전파되고 전류가 선로를 흐르고 있지만 선로는 흐르지 않습니다.
선로의 끝이 Z 0 과 동일한 값의 부하로 종료 되면 전압 파가 도달하면 부하는 선에 이미 흐르는 전류와 정확히 일치하는 전류를 즉시 그리기 시작합니다. 변경해야 할 이유가 없으므로 회선에 반영이 없습니다.
그러나 선의 끝이 열려 있다고 가정하십시오. 전압 파가 도달하면 그 뒤에 흐르는 전류가 갈 곳이 없으므로 전압이 마지막에 전류를 멈출 수있는 지점에 도달 할 때까지 마지막 커패시턴스 비트에서 "필링" 약간의 인덕턴스. 이 작업을 수행하는 데 필요한 전압은 도달 전압의 정확히 두 배가되므로, 처음에 전류를 시작한 전압과 일치하는 마지막 인덕턴스 비트에 역 전압이 생성됩니다. 그러나 이제 회선의 끝에 V S 가 있지만 대부분의 회선은 V S / 2 로만 청구됩니다 . 이 반대 방향으로 propogates하는 전압 파형을 발생하고,이 propogates로, 현재는 여전히 흐르는 사용자들은 앞서파도의 선은 파도 뒤에서 0으로 감소되어 뒤의 선은 V S에 충전됩니다 . (이것에 대한 다른 생각은 반사가 원래 순방향 전류를 정확하게 취소하는 역전 류를 생성한다는 것입니다.)이 반사 된 전압 파가 소스에 도달하면 Z S 양단의 전압이 갑자기 0으로 떨어 지므로 전류가 0으로 떨어집니다 . 다시, 모든 것이 이제 안정된 상태에 있습니다.
이제, 입사 파가 도달 할 때 라인의 끝이 개방되어 있지 않고 단락되면, 우리는 다른 제약이 있습니다 : 전압이 실제로 상승 할 수없고 전류가 단락으로 흐릅니다. 라인의 끝이 0V로하지만, 라인의 나머지 부분은 여전히 V로 충전 :하지만 지금 우리는 또 다른 불안정한 상황이 S / 2. 따라서 추가 전류가 단락으로 흐르고이 전류는 V S / 2를 Z 0 으로 나눈 값과 같습니다 (선로로 흐르는 원래 전류와 동일 함). 전압 파 (V S 에서 스테핑)/ 2에서 0V까지)는 반대 방향으로 전파되며이 파동 뒤의 전류는 그 앞의 원래 전류의 두 배입니다. (이것은 원래의 양의 파를 취소하는 음의 전압 파라고 생각할 수 있습니다.)이 파가 소스에 도달하면 소스 단자가 0V로 구동되고, 전체 소스 전압은 Z S에서 떨어지고 Z 를 통한 전류 는 떨어집니다 S 는 현재 라인에 흐르는 전류와 같습니다. 모든 것이 다시 안정적입니다.
이 중 어떤 것이 도움이됩니까? 실제 전자 장치 (로프, 웨이트 또는 유압 장치 등을 비유하는 것과는 대조적으로)와 관련하여 이것을 시각화 할 때 얻을 수있는 이점 중 하나는 집중 정전 용량, 인덕턴스 또는 전송 라인에 부착 된 불일치 한 저항 부하.