PCB 디자인을보고 개선 할 수있는 방법을 알려주세요


16

다음은 저가의 화면 디스플레이를 대중에게 제공하는 공개 하드웨어 프로젝트 인 Super OSD Lite의 현재 디자인입니다. 가격 목표는 $ 71에서 $ 90입니다.

대체 텍스트

더 큰 이미지

하단에는 구성 요소가 있지만 대부분의 구성 요소는 상단에 있습니다.

그것은 복잡한 회로를 포함하는 최초의 PCB 설계 중 하나이므로 몇 가지 실수를 저지른 것으로 예상됩니다. 건설적인 비판에 감사드립니다!


2
거버가 있거나 해제 할 수 없습니까? PNG는이 매체에 가장 적합한 매체가 아닙니다 : P
Nick T

1
Open H / W : Gerbers는 다음과 같습니다 : code.google.com/p/super-osd/source/browse/#hg/hardware/…
Thomas O

1
디자인 규칙은 무엇입니까? DRC를 통과합니까? D1 아래를 통해 PNG 이미지의 패드에 가깝게 보입니다.
markrages

PCB 팹을 결정하지 않았기 때문에 DRC를 설정하지 않았습니다. 최악의 규칙으로 설정 되었기 때문에 DRC가 실패합니다.
Thomas O

실크 스크린에서 치수가있는 나사 그리기의 경우 +1
Nick Alexeev

답변:


14

좋아 보인다!

몇 가지 생각 :

  1. 한 방향에서 (또는 적어도 서로 90도 이내) 모든 부호를 읽을 수있게하십시오.

  2. 공간이있는 경우 커넥터의 핀에 레이블을 지정하십시오.

  3. 작은 루프 루프를 납땜 할 수있는 비아 쌍을 접지에 추가하십시오. 그런 다음 스코프 접지를 클립 할 수 있습니다.

  4. CONN2 및 CONN3 커넥터 본체가 실제 세계와 겹치지 않도록하십시오.

  5. U6의 방향 점은 비아에 의해 거의 숨겨져 있습니다.

  6. 비아를 추가하면 EEPROM 데이터 라인을 쉽게 조사 할 수 있습니다.

  7. 장착 구멍의 간격이 눈에 띄도록하십시오 (2.718282 인치가 아닌).


2.718282는 e 인 것처럼 농담 입니까?
Thomas O

1
내 스코프 프로브의 비아에 대한 좋은 아이디어. 그리고 EEPROM의 비아의 경우 EEPROM이 CONN6에서 발생하는 것과 동일한 I2C 버스를 공유합니다.
Thomas O

같은 방향으로 일부 지시자를 맞출 수있는 공간이 없습니다. 이것이 목을 식힐 수 있다는 것을 알고 있지만 공간을 절약하고 수리 또는 재 작업에만 사용하려고합니다.
Thomas O

12
@ 토마스 O : 농담이었을 것입니다. 그러나 실제로 e의 근사치입니다. e를 완전히 쓸 시간이 없었습니다.
pingswept

2
4x40 홀 크기의 드릴, 육각 키 및 나사 / 와셔 / 너트는 사용자 도구 상자 및 지역 철물점에 있습니다. 정말로 원한다면 2x56 (# 41 / .0960 ")으로 갈 수 있지만 소싱이 훨씬 어려워집니다.
Kevin Vermeer

12

실크 스크린에 부품 번호와 개정 번호를 입력하십시오.


좋은 생각. 나는 이것에 대한 공간이 있었지만 생략했습니다.
Thomas O

5
"이 공간은 의도적으로 비워 두었습니다."는이 정보로 채워질 수 있습니다.
Robert

11

git 저장소에서 .pcb 파일을 체크 아웃했습니다.

http://super-osd.googlecode.com/hg/hardware/V3%20Lite/pcb-v3-lite.pcb

pcb에로드하고 DRC를 실행 한 결과는 다음과 같습니다.

Rules are minspace 10.01, minoverlap 10.0 minwidth 10.00, minsilk 10.00
min drill 15.00, min annular ring 10.00
Found 251 design rule errors.

일부 흔적이 너무 가깝습니다. 예를 들어, D1 아래의 비아는 패드와 단락되는 지점에서 2.5mil 떨어져 있습니다. 2.5mil 간격 기능이있는 팹을 찾는 것은 매우 어렵고, 그렇게하면 비용이 매우 많이 듭니다.

쉽게 제조 할 수있는 보드를 원한다면 DRC가 통과 할 때까지 크기를 조정하고 트레이스를 이동하는 것이 좋습니다. EEVblog 명성의 Dave는 좋은 PCB 디자인 가이드를 썼습니다 : http://www.alternatezone.com/electronics/files/PCBDesignTutorialRevA.pdf


실제로는 수은입니다. DRC 실행에 감사드립니다. 알아야 할 다른 경고가 있습니까?
Thomas O

2
최소 공간을 8.0으로 설정하고 최소 너비를 8.0 (파일-> 기본 설정-> 크기)으로 설정하고 DRC를 다시 실행하십시오. 약 5/5로 내려갈 수 있지만 비용을 지불합니다. 또한 제 경험상 팹의 기능을 추진할 때 전기 테스트 비용을 지불하고 싶기 때문에 비용이 더 많이 발생합니다. DRC에 더 이상 디자인 오류가 표시되지 않을 때까지 디자인을 조정하고 DRC (Connects-> Design Rule Checker)를 실행하십시오. 두 번째 의견과 팹 견적 을 위해 freedfm.com 에 디자인을 제출하십시오 . 그런 다음 맥주를 따르십시오.
markrages

1
freedfm은 보드를 만들지 않더라도 훌륭합니다.
ajs410

8

더 예쁘게 PNG를 만드십시오! "pcbrender"스크립트를 사용하십시오. pcbrender input.pcb 출력 .png

#/bin/sh

INFILE=$1
OUTFILE=$2

DPI=300
OVERSAMPLE=3

PCB=pcb #/home/markrages/src/pcb/src/pcb

PCBOPTS="-x png --photo-mode --dpi $(( $OVERSAMPLE*$DPI )) --use-alpha --only-visible"

$PCB $PCBOPTS --outfile /tmp/$INFILE.front.png $INFILE && \
$PCB $PCBOPTS --outfile /tmp/$INFILE.back.png --photo-flip-x --photo-flip-y $INFILE && \
montage /tmp/$INFILE.front.png /tmp/$INFILE.back.png -tile x1 -shadow -geometry "+50+50" -resize $(( 100 / $OVERSAMPLE))% -background lightblue $OUTFILE 

rm -f /tmp/$INFILE.front.png /tmp/$INFILE.back.png

출력은 다음과 같습니다. 대체 텍스트


링크 주셔서 감사합니다! (GND 평면이 하나뿐이므로 PCB가 왜 이미지에 우위를 점했는지 잘 모르겠습니다.)
Thomas O

당신이 맞습니다, 그것은 pcb 렌더링 인공물입니다. 내 의견을 삭제했습니다.
markrages

해당 이미지의 고해상도 버전을 업로드 하시겠습니까? 현재 사용중인 컴퓨터에 PCB가 없으며 많은 독자가 PCB를 가지고 있지 않다고 생각합니다.
케빈 베르메르

이미지 링크는 i.imgur.com/pw6xm.jpg 입니다. 직접 열면 더 큰 크기가됩니다.
markrages

8

보드 제작에 필요한 PCB 하우스가 무엇인지 모르겠습니다. 그러나 스텐실 프린터와 픽 앤 플레이스 라인은 항상 패널 모서리에 3-4 개의 기준점이 필요합니다. 대량 생산을하는 경우 패널에는 단일 패턴의 보드 또는 여러 패턴이 포함될 수 있습니다. 패널 가장자리에서 기준점까지의 거리는 5-7.5mm입니다. 기준은 직경 1-1.5 mm의 구리 원입니다. 그것은 3-4mm 큰 원형 기판의 원형으로 둘러싸여 있으므로 납땜 마스크가 기준점을 덮지 않습니다.

스텐실에서 동일한 기준점을 만들어야합니다 (스틸로 만든 솔더 페이스트 마스크)


5

먼저, 보드 가장자리에 의심스런 두 구성 요소 (C22, Z6)가 있습니다.

저비용, 대량 조립의 경우 부품이 여전히 판넬 화되어있는 동안 보드에 부품을 픽 앤 플레이스 할 수 있습니다. 그런 다음 피자 커터와 같은 도구를 사용하여 개별 보드를 패널에서 잘라냅니다. 이로 인해 보드 가장자리 근처의 부품에 국소적인 스트레스가 가해져 결국 손상 될 수 있습니다. 세라믹 커패시터는 특히 이러한 유형의 손상에 취약합니다.

다른 싱귤 레이션 방법을 사용할 수 있지만 "피자 커터"가 가장 저렴하다는 것을 알고 있습니다.

둘째, 부품 배치가 일반적으로 픽앤 플레이스에 가장 적합한 가격을 얻기에는 너무 빡빡하다고 생각합니다. 일반적으로 2 터미널 패시브 (예 : 0603 또는 0805 패키지) 사이의 간격은 구성 요소 자체의 크기와 거의 같습니다. U2와 RTC 및 CONN7 사이의 간격은 특히 픽앤 플레이스 및 재 작업에 문제가있는 것으로 보입니다. 다른 부품의 몸체는 재 작업을 위해 모든 U2 패드에 납땜 인두 고정 장치를 한 번에 내려 놓을 수 있도록 U2 패드의 경계 상자 밖에 있어야합니다.

셋째, 조립 방법에 따라 보드 뒷면의 SMT 부품에 특히주의하십시오. 가장 저렴한 비용으로 보드를 약간 더 크게 만들더라도 모든 SMT를 보드 뒷면에 두지 않을 수 있습니다. 하단에 SMT를 장착해야하는 경우 모든 SMT 부품을 모든 스루 홀 패드에서 멀리 떨어 뜨려 놓으십시오 (1/4 인치 이상). 스루 홀 부품을 부착 할 수있는 선택적 웨이브 프로세스가 가능합니다. 웨이브 처리를 위해 SMT 부품을 접착해야합니다.


당연히이 둘을 수작업으로 조립할 수 있도록 설계한다면 이러한 모든 문제는 무시할 만하다.
광자

2

나는 또한 경험이 부족하고 이에 대한 학습자입니다. 그러나 내 생각은 다음과 같습니다.

  • "Buck Power Supply"부분을 다시 레이아웃하겠습니다. SMPS PCB 설계 및 전류 루프 등을 조금 읽어 보면 EMI 방사를 줄일 수 있기를 바랍니다. 특히, 아래의 애플리케이션 노트와 소스를 참조하십시오.
  • "Buck Power Supply"부분의 경우, 트랙이 더 넓을 수 있습니다. 예를 들어 D2에서 L1 로의 연결과 같은 공간이 있다고 생각합니다.
  • 지정자는 같은 방향을 향하여 머리를 돌리지 않고도 쉽게 읽을 수 있습니다.

다음은 내가 기억하고 많은 혜택을 얻은 소스 중 일부입니다.


1

R6은 QFP 패키지 IC에 가깝습니다. 손으로 쉽게 조립할 수 있도록 약간 떨어 뜨립니다. 또한-U4 (귀하의 크리스탈), 스루 홀 크리스탈은 실제로 그렇게 작습니까?


U4는 HC-49 결정이다.
Thomas O

1

하단의 R36 북쪽에는 GND 채우기가 기본 GND 채우기와 분리되어 있습니다. 이것이 CONN6-4 인 것 같습니다.

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.