이 회로는 무엇을합니까? 피드백이있는 트랜지스터가있는 연산 증폭기

저는 전기 공학 학생이며 기타 앰프 회로도에서이 회로를 찾았습니다. 기본적으로 회로의 기능과 작동 방식에 대해 궁금합니다. 이런 종류의 문제에 직면했을 때 어떤 접근 방식을 취하겠습니까?

PS 연산 증폭기의 전압 소스 공급 장치는 실제로 15V가 아니라 16V입니다.

오피 앰프 피드백 회로에서는 피드백 네트워크에 흐르는 전류에 관한 것이며 입력에서 흐르는 전류의 균형을 맞춰야합니다. 트랜지스터는 피드백 네트워크가 전류를 전달하는 방식을 수정하기위한 것이기 때문에 문제는 어떻게 작동하는지 알아내는 것입니다.

기본 피드백은 중간에 일련의 저항에 의해 제공되며 전압 저항을 총 저항으로 나눈 값에 따라 전류를 전달합니다. 22K 저항 중 하나의 전압이 약 0.6V 미만이면 트랜지스터가 켜지지 않으며 약 -10의 이득을 갖는 기본 반전 증폭기가 있습니다.

그러나 출력 전압이 약 + 14V를 초과하면 (opamp의 "-"입력이 "가상 접지"로 유지됨) 하위 트랜지스터가 켜지 기 시작합니다. 이것은 피드백 네트워크를 통해 여분의 전류를 전달하여 증폭기의 전체 이득을 줄입니다. 응용 프로그램 측면에서 "소프트 클리핑"또는 "제한"기능을 제공합니다. 다른 트랜지스터는 출력이 -14V를 초과하려고 할 때 작동하여 동작을 대칭으로 만듭니다.

다이오드는 22K 저항과 해당 트랜지스터의 BC 접합을 통해 "잘못된"방향으로 전류가 흐르는 것을 방지하기 위해 필요합니다.

클리핑 왜곡. R4를 통과하는 전류량은 항상 Vin / R4이며 (반전 입력은 가상 접지이므로) 전류는 연산 증폭기의 단자에 입력되지 않습니다. 트랜지스터와 다이오드가 없으면 R4의 모든 전류는 중간 피드백 경로에서 3 개의 저항을 통과합니다. 트랜지스터 / 다이오드 경로는이 경로에서 전류를 훔칩니다. 첫 번째 근사치에서 이것은 트랜지스터의 Vce + 다이오드 드롭보다 큰 Vout의 절대 값에서 양방향으로의 클립입니다. 트랜지스터가 포화 상태에 도달하면 현실은 더 부드러운 클립이 될 것입니다.

이 회로는 연산 증폭기의 출력 진폭을 약 20V 피크에서 피크 I로 제한합니다. 이전 주석가 중 하나가 제안한 것처럼 약간 높을 수 있습니다.

나는 그것이 출력에 연결되는 회로를 보호하는 것이 아니라 왜곡 기능을 제공하는 것이 주된 목적이라는 것을 알지 못합니다.