RS 플립 플롭에서 S = 1, R = 1 상태가 금지 된 이유는 무엇입니까?

10

나는 RS 플립 플롭을 발견했으며 시뮬레이터에서 구현하고 실제 논리 게이트를 사용해 보았습니다. 그러나 플립 플롭에서 불안정하거나 금지 된 경우 S = 1, R = 1을 올바르게 이해했는지 확실하지 않습니다. 누구든지 정확히 무엇인지 말해 줄 수 있습니까?

그건 그렇고 나는 플립 플롭을 구현하기 위해 2 입력 NAND 게이트를 사용했습니다. NAND 게이트 플립 플롭과 NOR 게이트 플립 플롭의 차이점은 무엇입니까?

digital-logic flipflop

— 모하메드 포우 잔
소스

11

다음과 같은 이상적인 논리 게이트 (전파 지연 없음)를 가정하십시오 ( wikipedia의 이미지 ).

여기에 이미지 설명을 입력하십시오

NOR 게이트의 출력은 두 입력이 모두 0 인 경우에만 1입니다. 그렇지 않으면 0입니다.

S = 1이면 Q = 1이므로 ; R = 1 인 경우 Q = 0 및 입니다. $\bar{Q} = 0$ $\bar{Q} = 1$

그러나 R과 S를 모두 1로 설정하면 Q = 0과 이 동시에됩니다. 이것은 관계 와 모순 됩니다. 실제 세계에서 게이트 중 하나가 먼저 1 상태에 도달하고 결과를 예측할 수 없습니다. $\bar{Q} = 0$ $Q = \bar{Q}$

NAND 기반 RS 플립 플롭의 경우, 논리 방정식을 적절히 작성하여 R = S = 0 일 때 동일하게 표시 될 수 있습니다.

— 레난
소스

2

현실 세계에서 왜 하나의 게이트가 1 상태에 도달합니까? Q =! Q 관계에 신경 쓰지 않으면 여전히 금지됩니까?

— Bilow

전기적으로 Q와 Qbar는 동시에 0이 될 수 있습니다. 출력과 출력이 같지 않다는 논리적 인 목적을 위반하지만 NOR 게이트에 관한 한 실제로 모순되지는 않습니다.

— Aaron Franke

6

Asserting S은 '출력을 1로 설정'을 의미합니다. Asserting R은 '출력을 0으로 설정'을 의미합니다. 플롭이 동시에 0과 1로 동시에 운전하도록하는 것은 말이되지 않습니다. 이것이 금지 된 이유입니다.

— 팀
소스

1

두 입력을 모두 높이면 두 가지 문제가 발생합니다.

Q 및 / Q 출력은 모두 낮지 만 다운 스트림 로직은 / Q가 항상 Q와 반대 일 것으로 예상 할 수 있습니다. 다운 스트림 로직에 따라 Q 및 / Q가 모두 낮아진다는 사실은 실제 문제이지만 염두에 두어야 할 부분입니다.
첫 번째 입력이 낮아질 때 첫 번째 변경의 영향이 회로를 통과 할 때까지 다른 입력이 높게 유지되지 않으면 입력 중 하나 이상이 진행될 때까지 회로의 동작이 잘 정의되지 않습니다. 다시 높은.

위에서 설명한 두 번째 문제를 피하는 가장 간단한 방법은 두 입력이 동시에 높아지거나 간격이 겹치지 않도록하는 것입니다.

— 슈퍼 캣
소스