답변:
데이터 시트의 요구 사항을 충족하는 한 세라믹이 작동해야합니다 : 0.1ohm <esr <5ohm 및 srf> 1mhz.
탄탈륨 캡에서 이러한 속성을 찾는 것이 더 쉬울 것입니다. 특히 데이터 시트가 출시 된 2002 년에 그랬습니다.
편집 : LDO 안정성 및 ESR이 특정 범위에 속하는 이유에 대한 추가 정보.
일반적인 LDO는 출력 전압을 오류 증폭기가있는 내부 전압 레퍼런스와 비교하고이 오류를 수정하기 위해 PNP 트랜지스터를 구동함으로써 작동합니다.
이 피드백 경로의 위상 편이 및 루프 게인을 볼 때 문제가 발생합니다. 오차 증폭기와 구동되는 부하는 모두 피드백 루프의 주파수 응답에 극점을 제공합니다. 이 폴은 저역 통과 필터로 작동하여 주파수가 증가함에 따라 루프 게인이 감소합니다. 우리가 알듯이 극은 또한 음의 위상 편이를 초래합니다. 이 위상 변이가 -180deg에 도달하면 피드백 루프가 불안정 해지고 LDO가 진동합니다.
이것이 의미하는 것은 에러 앰프가 에러를 보상하려고 할 때마다 그 보정 결과가 180도 위상차가되거나 역전됨에 따라 에러 앰프는 기본적으로 루프에 대해 발생하고 반대의 보정을 시작한다는 것입니다. 야생 불안정을 초래합니다.
이러한 상황을 피하려면 피드백 루프의 위상 편이가 -180deg에 도달하는 것을 방지해야합니다. 실제로 LDO가 감쇠 응답으로 LDO가 게인> 1을 생성 할 수있는 영역 내에서만 -180deg에 도달하지 않도록해야합니다. 이 지점을 지나는 시스템은 진동을 방지합니다. 이 주파수는 PNP 패스 트랜지스터의 단위 이득 포인트로 정의됩니다.
이 위상 변이를 방지하는 방법은 특정 지역에서 ESR이있는 커패시터를 사용하는 것입니다. 커패시턴스는 부하에 의해 생성 된 극점을 이동 시키나 더 중요한 것은 ESR이 더 높은 주파수 영점을 제공한다는 것입니다. 기본적으로 피드백 루프에 고역 통과 필터를 추가했습니다. ESR에 의해 도입 된 위상 편이는 에러 증폭기 및 부하로부터의 극에 의해 더 낮은 주파수에서 도입 된 위상 편이에 대항하기 위해 작용할 것이다.
ESR이 특정 범위에 있어야하는 이유는 너무 낮 으면 주파수 응답에 기여하는 0이 패스 트랜지스터의 단위 이득 포인트보다 높은 주파수에 위치하기 때문입니다. 결과적으로 피드백 루프의 위상 편이가 단위 이득 주파수 전에 -180도에 도달하지 않도록하는 데 효과적이지 않습니다.
ESR이 너무 높으면 주파수가 0이됩니다. 패스 트랜지스터의 기생에 의해 생성 된 주파수 응답에 또 다른 폴이 있습니다. 콘덴서 ESR의 제로가 너무 낮은 주파수 인 경우이 폴에 도달하는 동안 우리는 여전히 게인> 1을 얻습니다. 우리는 단일 이득에 도달하기 전에 -180도 위상 편이에 도달 할 것입니다.
그러나 이러한 문제는 오래된 LDO 설계를 나타냅니다. 다수 / 대부분 / 모든 새로운 설계에는 피드백 루프에 추가 내부 보상이 포함되어있어 출력 커패시터의 ESR 사양에서 LDO 안정성을 분리합니다.
이러한 특성을 가진 세라믹 커패시터는 정상이어야합니다.