앰프는 보드 트위스트를 측정합니다 (불행히도!)

글쎄요, 이것은 아주 간단하지만 힘든 일입니다. 회로에 영향을 미치는 보드 트위스트 경험이 있습니까?

우리는 로드셀을 측정하는 보드 디자인을 가지고 있습니다. 우리는 마침내 시스템 정확도 오류를 앰프 IC까지 추적했습니다. 보드를 비틀면 앰프 IC의 출력이 변경됩니다.

_

RM 추가 :

회로:

여기에 데이터 시트

데이터 시트 p15에 따르면 이득은 100,000 / R7 = ~ 454.5입니다.

보드를 4 개의 모서리에서 비틀면 + 80mV가 나타납니다. 차 키로 차를 잠금 해제 할 때 사용하는 비틀기 양을 사용하고 있습니다. 다른 방법으로 비틀면 -80mV가 나타납니다. 꼬임의 양은 출력 전압의 변화에 ​​비례합니다.

또는 IC 상단에 일반적인 연필 압력을 가하면 + 20mV가됩니다. 이것은 핀 1 근처에서 IC의 가장 민감한 모서리입니다.

앰프 회로를 분리하기 위해 입력을 단락시키고 회로에서 다른 회로를 분리하여 다이어그램에서 볼 수있는 것이 테스트하고 있습니다.

나는 붙어있다. 어떤 물리학 원리가 이것을 유발합니까? 어떻게 방지 할 수 있습니까?

노트:

1. 이것은 단일 보드 오류 가 아니라 시스템 오류입니다. 모든 보드에서 발생합니다.
2. 핀을 다시 납땜하려고했습니다. 그것은 문제가 아닙니다.
3. 게인 저항 R7이 아닙니다. 긴 리드를 사용하여 꼬임을 별도로 테스트했습니다. 그것을 비틀어도 아무런 차이가 없습니다.
4. 저항 R7은 220 옴이며 이는 456의 앰프 이득과 같습니다.
5. 전원 공급 장치 레일 AVdd는 3.29V로 일정하게 측정됩니다.
6. IC는 업계 표준 AD623ARM (uSOIC 패키지)
7. 정말로 그것을보아야하는 사람들을 위해, 여기 보드가 있습니다-대답보다 붉은 청어가 더 많이 나올까 걱정됩니다.

고정밀 회로를 위해 고려해야 할 이와 같은 알려진 효과가 있습니다. 열 구배는 또한 악영향, 응력을 가로 지르는 응력 및 열 구배 등을 가질 수 있습니다.

물론 우리는 패키지에 무엇이 들어 있는지 마법으로 알 수 없기 때문에 추측을해야합니다. 그러나 교육받은 추측은 다이가 공융 결합되거나 패키지 공동의 바닥에 매우 단단하게 접착되어 있다는 것입니다. 소형 SOIC 패키지는 매우 비 순응 적 (즉, 강성)이므로 응력은 패키지 다이 캐비티 바닥으로 직접 변환 된 다음 다이 부착을 통해 Si 기판으로 변환됩니다. 응력은 전자 / 정공 이동성에 영향을 미침으로써 Si 성능에 악영향을 줄 수 있으며 Si는 (격자 변화의 유사한 영향을 통해) 압전 저항으로 알려져있다.

실제로 인텔은 현지화 된 스트레스를 사용하여 일부 프로세스 노드에서 PMOS 트랜지스터의 성능을 향상시킵니다. silico에 정밀 회로를 배치 할 때 Si의 민감한 증폭기에는 금속 층이 없어서 트랜지스터에 부정적인 영향을 미치지 않는 것이 좋습니다. (그러나 여기서는 일치하는 문제입니다).

가설을 테스트하는 방법 : 앰프를 납땜 제거한 다음 PTH (저항이 작동 할 수 있음)의 짧은 스텁을 부착하면 패키지가 PCB에서 들어 올려 져 스트레스가 패키지로 변환되지 않습니다. 일단 당신이 이것으로 바이올린을 피우고 다시 발사하십시오. 변경 사항 및 확인 내용이 표시됩니다. 새로운 "다리"를 준수 회원으로 사용하십시오. 또는 실제로 제거하려면 납땜 브레이드를 사용하십시오.

솔루션? 동일한 부품의 DIP 버전은 리드가 호환되므로 문제가 적습니다. 이 경우 패키지 아래에 적합한 열 화합물을 사용하여 열을 방출 할 수 있습니다.

또한 보드 디자인을 기여 요인으로 고려해야합니다. 스티프너 (기존 디자인)를 테스트로 실행하면 문제를 해결 / 연구하는 데 도움이됩니다. 나는 단지 FR4 (가장자리)의 에폭시 딱딱한 조각을 보았습니다.

연산 증폭기에서 상당히 큰 이득을 얻습니다. 보이는 80mV는 입력에서 약 100uV에 해당합니다! 입력에 0.1mV를 더 추가하면 관찰 결과가 설명됩니다. 잘못된 장소에서 보드를 만지더라도 이런 일이 일어날 수 있습니다.

간단한 대답은 "보드를 비틀 지 마십시오"입니다. 이것이 문제가되지 않는 방식으로, 한쪽 모서리에 설치하십시오.

궁금해. 정적 문제 또는 동적 문제가 있습니까? 보드를 장착하는 것은 시간이 지나도 변하지 않는 정적 인 것입니다. 보드를 비틀 때 표시되는 입력 오프셋 (있는 경우)은이 게인에서 AD623의 사양 내에 있습니다. 여기서 출력의 STATIC 80mV가 문제라면, 잘못된 칩을 지정한 것입니다. 즉, 입력 오프셋을 변경하기 위해 기계적 개입이 필요하다는 것은 아닙니다. 물론 이 IC 에서이 크기 의 정적 오프셋이 예상됩니다.

다른 답변 중 일부는 좋은 제안이 있지만 여기에 하나 더 있습니다. 물리적 스트레스가 회로의 성능을 변화시키고 있다는 소식을 들으면 즉시 보드의 커패시터를 의심합니다. 커패시터는 스트레스에 악영향을 미치며 스트레스 나 진동으로 인해 신호를 이와 같은 정밀 회로로 쉽게 유도 할 수 있습니다.

그러나 그려진 회로에는이를 수행 할 수있는 위치에 커패시터가 포함되어 있지 않습니다.

회로에 그려지지 않은 커패시터가 있다고 생각합니다.

염두에 두어야 할 것은 증폭기의 입력 (핀 2와 3)과 근처의 전원 또는 접지면 사이의 기생입니다. 이와 같은 정밀 회로에서 고 임피던스 노드 아래의 전원 및 접지면에 개구부를 배치하는 것이 일반적입니다. AD623의 경우, 입력은 약 2 Gigohm 등가 입력 저항을 가지며, 해당 핀에서 (차등 적으로) 유도 된 모든 신호에도 높은 게인을 적용합니다.

AD623 입력 핀 (및 연결된 구리) 아래에서 전원 / 접지를 차단하지 않으면 보드 응력이 기생 커패시턴스의 값을 변경하여 전하가 이동하게되므로 당신이보고있는 오프셋 신호의 종류.

이 가설은 입력 핀을 함께 단락시킨 상태에서 테스트한다는 점을 감안할 때 다소 정확하지는 않지만 다른 문제가 해결되지 않으면 확인합니다.

좋아요, 요약하겠습니다. '변형 게이지 효과'또는 실리콘 응력이 이동성에 미치는 영향에 대한 답은 올바른 것 같습니다. 입력에 대한 스트레스의 영향은 앰프의 게인에 의해 곱해집니다.

보드에서 패키지를 완전히 제거하고 보드없이 리드를 빵대에 배선하여 테스트했습니다. 칩에 대한 스트레스만으로도 여전히 같은 효과가 있습니다.

추가 테스트 결과에 따르면 사용중인 uSOIC 패키지가 DIP 패키지보다 약 10 배 더 나쁩니다 (스트레스에 더 민감 함). 이는 uSOIC 부품에 대한 데이터 시트의 지정된 분산과 일치합니다. 표준 SOIC 다음 보드 스핀을 사용할 수 있다고 생각합니다.

내 친구 중 일부는 참조를 위해 포함 할 다음 두 가지 답변을 제공했습니다.

[Greg Bauer] : 이것은 증폭기의 전단의 실리콘에서 동등한 압력 게이지 또는 스트레인 게이지 반응을 일으키는 IC의 변형 (의심 할 것없이)입니다. 증폭기는 자체 차동 입력을 갖기 때문에 해당 입력의 불균형이 입력 오프셋 전압의 변화를 일으켜 증폭 된 후 (개방 루프 이득에 의해?) 출력으로 켤 때 영향을 미칩니다.

나는 이것에 대해 조금 더 생각해야 할 수도 있습니다.

나는 반도체가 바위 였고 공룡이 지배했던 옛날에는 2N3055 또는 LM301 op 앰프의 실리콘 부분에 압력을 가하면 흥미로운 효과를 얻을 수 있다는 것을 알고 있습니다. 실제로 구식 금속에서 지적 된 음파는 LM301 뚜껑이 제거 된 상태에서는 매우 굉장히 열악한 마이크처럼 들릴 것입니다 (~ 1976 년에이 연산 증폭기로 재생 중임).

[Gary Anderson] : 앰프를 스트레인 게이지로 작동하는 것처럼 들립니다. 보드를 비틀 때 앰프 다이도 비틀어지게되어 앰프 내의 저항이 약간 변경 될 수 있습니다. 80mV 스윙은이 부품의 사양 내에 있습니다. (200µV 입력 오프셋 전압 곱하기 454 = 90mV)

응용 분야에서 보드를 구부리는 데 문제가 있습니까? 그렇다면 민감한 부품을 제거하기 위해 보드의 슬롯을 라우팅해야 할 수도 있습니다. 보드를 구부리지 마십시오.

회로도에 구성된 AD623을 사용하여 적절한 테스트를 수행 할 수는 없습니다. 입력이 함께 단락되어 있지만 각 입력 바이어스 전류를 접지로 "릴리스"할 수 있어야합니다.-

나는 실제 작동 회로가이 영역에서 문제가된다고 말하는 것이 아니라 테스트 설정입니다. 그러나 "적절한"회로에 이러한 바이어스 전류를 제거 할 수있는 구성 요소가없는 경우 이러한 종류의 문제가 발생합니다.