고주파 보드 디자인의 어떤 'gotchas'는 무엇입니까?

아날로그 루프 컨트롤러 용 PCB를 설계하고 싶습니다. A / D, D / A 및 프로세서가 내장 된 무언가입니다. (DSP 또는 FPGA 중 어느 것도 결정하지 않았습니다.) 이것이 10kHz에서 아날로그 신호를 변조해야하므로 상당히 빠른 프로세서 여야합니다.

내가 이해 한 바에 따르면, 150MHz 이상에서 실행되는 프로세서 용 보드를 설계하는 것은 RF 문제로 인해 매우 어려울 수 있습니다. 그러한 보드를 디자인 할 때 조언 할 수있는 것은 무엇입니까? 레이아웃으로 인해 어떤 문제가 발생할 수 있습니까? 이에 대한 지식 기반이있는 좋은 온라인 자료가 있습니까?

감사.

고속 디지털에 관심이 있으시면 High Speed ​​Digital Design 사본을 받으십시오 .

키 포인트:

• 회로의 주요 결정 요인은 로직의 상승 시간입니다. 느린 클럭 속도로 작동하더라도 가장자리가 빠르면 문제가 발생할 수 있습니다.
• 시스템의 최대 상승 시간은 회로의 임계 길이를 제공합니다. 본질적으로 회로 길이에 걸친 신호의 전파 지연이 신호의 상승 시간보다 길면 고주파수 설계에 대해 걱정할 필요가 있습니다.
• 임계 길이가 회로 레이아웃보다 짧으면 제어 임피던스 레이아웃을 사용해야합니다. 여기에는 다음이 포함됩니다.
  • 회로에 정의 된 특성 임피던스를 제공하기 위해 트랙 지오메트리 (트랙 폭 및 접지면 위 높이)
  • 라인의 특성 임피던스로 드라이버 및 / 또는 수신기를 종료합니다.

완전한 접지 및 전원 평면을 사용하십시오. 바이 패스 캡은 인덕턴스에 의해 제한되며, 대부분 패키지 크기, 트레이스 및 비아에 의해 결정됩니다. 따라서 작업 할 수있는 가장 작은 패키지 크기를 선택한 다음 예산을 초과하지 않는 가장 큰 정전 용량을 선택하십시오. 더 많은 바이 패스가 필요한 경우 패키지 크기를 2 ~ 2로 늘리고 해당 패키지에서 가장 큰 정전 용량을 얻습니다. 캡을 접지 / 전원 평면에 연결할 때 각 패드의 양쪽에 2 개의 비아를 사용하십시오. 비아 + 캡은 H처럼 보입니다.

평면을 분할하면 아날로그 및 디지털 섹션을 분리하는 데 도움이됩니다. 신호 추적으로 분할 평면을 가로 지르지 마십시오 !!! 신호를 보드 가장자리에서 멀리 떨어 뜨려 놓으십시오. 누화를 방지하기 위해 신호를 최소 2 배의 트레이스 너비로 유지하십시오 (시뮬레이션이 도움이 됨). 신호의 5 배 트레이스 폭을 잡음이 많은 신호 (예 : 클록) 또는 매우 민감한 신호 (예 : 아날로그 입력)에서 멀리 떨어 뜨려 두십시오. 필요한 경우 시끄러운 / 민감한 신호 주위에 접지 가드 트레이스를 사용하십시오. 잡음이 있거나 민감한 신호로 비아 및 스터브를 피하십시오.

이상적으로, 커넥터의 신호 당 하나의 접지선을 제공하십시오. 커넥터 신호는 EMI를 방출하기 때문에 종료하십시오. 와이어 주변의 페라이트 비드도 커넥터 노이즈에 도움이 될 수 있습니다. 신호가 커넥터 아래로 들어 가지 않도록하십시오.

접지면을 사용하면 임피던스가 잘 정의 된 마이크로 스트립 트레이스를 만들 수 있습니다. 트레이스가 긴 경우 종단 저항을 사용할 수도 있습니다. 일반적인 경험 법칙은 nS의 모든 상승 시간에 대한 것이라고 생각합니다. 종단 저항없이 2.5 "이동할 수 있습니다.

IBIS 시뮬레이션을 사용하여 종단 저항이 필요한지 확인하십시오. 현대 FPGA는 이런 종류의 일에 좋은 트릭을 가지고 있습니다. 때로는 "디지털 제어 임피던스"(기술의 자일링스 용어)로도 출력 드라이버 강도를 제어 할 수 있습니다. 적절한 구동 강도를 알아낼 때 IBIS 시뮬레이션도 도움이됩니다.

Howard Johnson 박사의 고속 디지털 디자인 뉴스 레터 목록을 확인하십시오. 정말 굉장합니다. http://www.sigcon.com/pubsAlpha.htm

고속 레이아웃에 대해서는 거의 알지 못합니다. 그러나 내가 들었던 세 가지 일반적인 사항은 다음과 같습니다. 신호 추적의 직각을 피하고 (반사를 일으킴) 가능한 많은 회로에 접지면을 가지며 보드를 유사한 신호 유형으로 분할합니다 (낮은 접지면에 "초크 포인트"를 사용하여 간섭을 최소화하면서 다른 영역으로 디지털, 고속 디지털, 아날로그 속도).

좋은 온라인 리소스에 대해서는 DSP 또는 FPGA에 대한 데이터 시트 및 애플리케이션 노트에 유용한 팁이 있다고 생각합니다. 자일링스가 좋은 것을 기억합니다.

직접 질문 한 질문이 아닌 응용 프로그램 문제를 해결하려면 (다른 답변에서 이에 대해 이야기했습니다) :

루프 컨트롤러 용 10kHz DSP는 너무 빠르지 않습니다. (우리는 모터 컨트롤러에 5 또는 10kHz 제어 루프를 사용합니다) 괜찮은 장치를 사용하면 필요한 경우 40-80MHz의 클록 주파수로 처리 할 수 ​​있어야하며 최신 DSP 시리즈에 대한 깔끔한 점이 있습니다. 마이크로 컨트롤러는 PLL (Phase-Locked Loop) 클록 멀티 플라이어를 사용하여 클록 주파수를 내부적으로 높이기 때문에 실제로는 실제로는 빠른 신호일 필요가 없습니다. TI의 TMS320F28xx DSP 시리즈 (28044 및 28235 참조)에는 5x PLL (0.5x에서 5x의 반 단계)이 있으므로 20MHz 크리스털로 100MHz 클록을 얻을 수 있습니다.

디지털 측면에서 가장주의해야 할 점은 프로세서에 견고한 쌍의 전원 및 접지면을 제공하고 가능한 한 프로세서의 전원 공급 장치 핀에 바이 패스 커패시터를 추가하는 것입니다. 또한 0.1uF 커패시터를 뿌려주는 대신 다양한 0.1uF, 0.01uF 및 0.001uF 커패시터를 사용하십시오. 0.1uF 커패시터는 더 많은 전하를 제공하지만 기생 인덕턴스는 0.01uF 또는 0.001uF 커패시터에서 볼 수있는 것보다 낮은 주파수에서 작동합니다. 후자의 두 개는 많은 충전을 제공하지는 않지만 바이 패스 캡이 더 높은 주파수에 도달하면 올바르게 작동합니다. 우리는 보드 설계를하고 있었지만 DSP의 아날로그-디지털 변환기에서 약간의 노이즈를 가지고있었습니다.

아날로그-디지털 변환은 시스템에서 가장 약한 지점이 될 것입니다. 디지털 시스템이 제대로 작동하기 위해 너무 열심히 노력하지 않아도됩니다. 그러나 조심하지 않으면 ADC에서 평범한 노이즈 성능을 얻을 수 있습니다. (개인적으로 이것을 다루는 경험이 많지 않다는 것을 두려워합니다. 우리 회사의 다른 엔지니어가 레이아웃을 처리하므로 내가 말하는 것은 중고입니다.)지면을 다루는 방법은 다음과 같이 주장합니다. 두 가지 별도의 접근 방식 : 전체 시스템에 하나의 거대한 접지면을 사용할지 아니면 ADC에 묶인 두 개의 별도 접지면, 하나의 아날로그 + 하나의 디지털을 사용할지 여부-전자는 8-10 비트 시스템에 적합합니다. 높은 비트 수 (16 비트 이상)에 도달하면 회로의 디지털 / 아날로그 영역을 분리하는 것이 더 중요합니다.

보드 레이어 수를 뛰어 넘지 마십시오. 지상과 전원 비행기는 당신의 친구입니다.

햄 라디오를 읽거나 도움이되는 엑스트라 클래스 운영자를 찾으십시오. 우리는 훨씬 더 높은 주파수에서 이러한 문제를 항상 처리합니다. 또한 거의 모든 장비에서 DSP 처리를 사용합니다. 온라인 AARL 교육 자료 또는 QRZ를 사용해보십시오. 문제를 해결하기는 어렵지 않지만주의해야 할 문제 영역이 많이 있습니다.
KF7BYU 73

이미 언급했듯이 PLL과 함께 빠른 프로세서를 사용할 수 있으며 보드에는 10kHz 신호 + 12MHz 쿼츠 발진기 (CPU에 근접) 만 있습니다. 이것을 배치하는 것은 문제가되지 않습니다.

많은 사람들 (포함)은 ARM7TDMI에서 48kHz 스테레오 오디오 출력을 수행했습니다 (필자의 경우 SPI로 연결된 SD 카드에서 스트리밍). RAM에서 실행되는 50MHz ARM7의 소프트웨어에서 mp3 디코딩을 보았습니다 (Flash에서 작업 할 때 대기 상태가있을 수 있음).

아마도 mbed LPC1768 보드 (100MHz, 매우 빠른 ADC / DAC 및 PWM 온칩, 저렴 : 50 €)를 구입하여 프로토 타입을 만들 수 있습니까? 이것이 충분하지 않은 경우에만 다른 (보다 비싸고 어려운) 물건을 가지고 노는 것을 시작하십시오.