MOSFET : 드레인과 소스가 다른 이유는 무엇입니까?


48

왜 물리적 구조가 유사 / 대칭적인 반면 MOSFET의 소스 단자 드레인이 다르게 기능 하는가?

이것은 MOSFET입니다.
MOSFET

드레인과 소스가 비슷하다는 것을 알 수 있습니다.
그렇다면 왜 그들 중 하나를 VCC에 연결하고 다른 하나를 GND에 연결해야합니까?

답변:


58

오해 : IC 디자이너 만 4 단자 MOSFET을 사용하여 깔끔한 작업을 수행 할 수 있도록 내부 다이오드를 개별 부품에 넣는 음모를 꾸미고있다.

진실 : 4 단자 MOSFET은 그다지 유용하지 않다.

임의의 PN 접합 (다이오드를 만드는 다른 방법 중) 다이오드이다. MOSFET에는 두 가지가 있습니다.

다이오드 MOSFET

P- 도핑 된 실리콘의 큰 덩어리는 몸체 또는 기판 이다. 이러한 다이오드를 고려하면 신체가 항상 소스 또는 드레인보다 낮은 전압에 있다는 것이 매우 중요하다는 것을 알 수 있습니다. 그렇지 않으면 다이오드를 순방향 바이어스하므로 원하는 것이 아닐 수도 있습니다.

그러나 기다려라! BJT는 NPN 재료의 3 층 샌드위치입니다. MOSFET에는 BJT도 포함되어 있습니다.

BJT가 내장 된 MOSFET

드레인 전류가 높으면 이 0이 아니기 때문에 소스와 드레인 사이의 채널 양단의 전압도 높을 수 있습니다 . 바디 소스 다이오드를 순방향 바이어스하기에 충분히 높으면 더 이상 MOSFET이 없습니다. BJT가 있습니다. 그것은 또한 당신이 원하는 것이 아닙니다.RDS(on)

CMOS 장치에서는 더욱 악화됩니다. CMOS에는 기생 사이리스터를 만드는 PNPN 구조가 있습니다. 이것이 래치 업의 원인 입니다.

해결책 : 몸을 소스로 단락시킵니다. 이것은 기생 BJT의 기본 방출기를 단락시켜 단단히 고정시킵니다. "단락"은 기생 인덕턴스와 저항이 높아 기생 BJT의 "유지"가 그다지 강하지 않기 때문에 이상적으로는 외부 리드를 통해이 작업을 수행하지 않습니다. 대신, 당신은 죽을 때 바로 그들을 단락시킵니다.

이것이 MOSFET이 대칭이 아닌 이유입니다. 그렇지 않으면 일부 디자인이 대칭적일 수 있지만 MOSFET처럼 안정적으로 동작하는 MOSFET을 만들려면 해당 N 영역 중 하나를 본체로 단락시켜야합니다. 어느 쪽을하든 지금은 소스가되고, 짧게하지 않은 다이오드는 "바디 다이오드"입니다.

이것은 실제로 이산 트랜지스터에만 해당되는 것은 아닙니다. 4 단자 MOSFET이있는 경우 본체의 전압이 항상 가장 낮은 전압 (또는 P 채널 장치의 경우)인지 확인해야합니다. IC에서 바디는 전체 IC의 기판이며 일반적으로 접지에 연결됩니다. 신체의 전압이 소스보다 낮은 경우 신체 효과 를 고려해야 합니다 . 접지에 연결되지 않은 소스가있는 CMOS 회로 (아래 NAND 게이트와 같은)를 살펴보면 B가 높으면 가장 낮은 트랜지스터가 켜져 있고 다른 하나가 켜져 있기 때문에 실제로 중요하지 않습니다. 실제로는 그 소스가 접지에 연결되어 있습니다. 또는 B가 낮고 출력이 높으며 아래쪽 두 트랜지스터에는 전류가 없습니다.

CMOS NAND 회로도


1
NFET에서, 소스 및 드레인 전위는 신체 전위보다 낮아야하지만 소스와 드레인이 서로에 대해 고정 된 극성을 가져야한다는 것을 의미하지는 않습니다. 두 지점을 연결하거나 연결을 끊기를 원하는 상황은 거의 드물지 않습니다. 두 지점 모두 항상 "접지"지점보다 높지만 둘 중 하나는 다른 지점보다 높을 수 있습니다. 이를 위해 두 개의 MOSFET을 사용할 수 있지만 "네 개의 터미널 MOSFET"이 작업을 수행 할 수 있다면 다소 낭비적인 것으로 보입니다.
supercat

@supercat은 확실하지만 기생 커패시턴스와 인덕턴스를 설명하고 회로를 분석하여 소스와 드레인이 높은 dv / dt 또는 di / dt가있는 경우에도 바디보다 높은 전위로 유지되도록해야합니다. 이러한 기생은 레이아웃 및 제조 변동에 크게 의존한다는 점을 고려할 때, 플로팅 게이트 드라이버를 설계하고 일반적인 3 단자 MOSFET을 사용하는 것보다 훨씬 어려운 것 같습니다.
Phil Frost

3 단자 MOSFET이 큰 회로는 많다. 그러나 전류를 양방향으로 전환해야하는 경우가 있습니다. 백투백 MOSFET을 사용할 수 있지만 다소 낭비적인 것으로 보입니다. 소스 / 기판 연결은 지오메트리를 처리하는 데 유리하므로 주어진 RDSon 및 전류 처리 기능을 갖춘 백투백 페어를 단일 절연 기반 MOSFET보다 저렴하게 만들 수 있습니다. 실제로 낭비되지는 않지만 그것이 사실인지 모르겠습니다.
supercat

흠. 기생 BJT가 PNP가 아닌 NPN 인 이유는 무엇이며 소스에서 드레인이 아닌 드레인에서 소스로 가리키는 이유는 무엇입니까? 다시 말해, 비대칭은 어디에서 오는가?
Jason S

1
@JasonS 실리콘이 도핑되는 방식이기 때문에 NPN입니다. 그림을보고 "n", "p", "n"을 읽을 수 있습니다. 비대칭은 없습니다. 방금 임의로 한 가지 방법으로 기호를 그리도록 선택했지만, 거꾸로 뒤집어 놓더라도 BJT에 약간의 이득이 있기 때문에 중요하지 않습니다. 특히 이야기하는 BJT가 기생 적 인 경우 MOSFET 및 최대 이득은 설계 목표가 아니었다.
Phil Frost

6

Phil의 답변에 더하여, 때때로 비대칭에 대한 자세한 정보를 제공하는 MOSFET의 묘사를 볼 수 있습니다

여기에 이미지 설명을 입력하십시오

에서 전자 - tutorials.wa

기판 (본체)에서 소스로의 비대칭 링크는 점선으로 표시됩니다.


이산 MOSFET의 구조는 통합 된 MOSFET의 구조와 매우 다릅니다. 집적 된 NFET는 P- 기판을 갖지만, 많은 이산 MOSFET는 트랜지스터의 일측의 드레인 에 연결된 N 형 기판을 가지며 ; 베이스 (통합 MOSFET의 기판처럼 동작)와 소스는 트랜지스터의 다른쪽에 연결됩니다.
supercat

2

물리적 장치 관점에서 보면 동일합니다. 그러나 개별 FET를 생산할 때는 드레인에 음극이 있고 소스에 양극이있는 기판으로 형성된 내부 다이오드가 있으므로 표시된 드레인 터미널을 드레인으로 사용하고 표시된 소스 터미널을 소스로 사용해야합니다.

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.