MOSFET 핀치 오프가 발생하는 이유

이 질문은 향상된 n 형 MOSFET에 관한 것입니다. 내가 이해하는 것으로부터 , 전압이 게이트에인가 될 때 MOSFET의 게이트 아래의 절연 층 아래에 반전 층 이 형성된다. 이 전압이 초과하면 , 임계 전압 ; 이 반전 층은 전자가 소스에서 드레인으로 흐르게한다. 전압 가 이제 적용되면, 반전 영역은 점점 가늘어지기 시작하고, 결국 핀치 오프 (더 이상 높이가 줄어들 수 없음) 되면 핀치 오프 될 정도로 너무 가늘어 질 것이다. 그런 다음 길이 (너비)가 소스에 가까워지면서 줄어들 기 시작합니다. $V_\mathrm{T}$ $V_\mathrm{DS}$

내 질문은 :

내가 지금까지 말한 것이 맞습니까?
이 핀치 오프가 발생하는 이유는 무엇입니까? 내 책의 내용을 이해하지 못합니다. 드레인의 전기장에 대해서도 게이트에 비례한다고 말합니다.
MOSFET이 포화되면 핀치 오프 비트와 드레인 사이에 공 핍층이 형성된다는 것을 이해하고 있습니다. 이 고갈 된 부분을 통해 전류가 어떻게 드레인으로 흐르나요? 공 핍층이 전도하지 않는다고 생각했는데 ... 다이오드처럼 ...

transistors mosfet pn-junction

— 사용자
소스

귀하의 설명은 정확 : 주어진 우리가 크기의 드레인 - 소스 전압 적용 할 경우, 이상, 채널이 핀치 오프됩니다. $V_{GS}>V_T$ $V_{SAT}=V_{GS}-V_{T}$

나는 그곳에서 무슨 일이 일어나는지 설명하려고 노력할 것이다. 나는 예제에서 n 타입 MOSFET을 가정하고 있지만 설명은 p 타입 MOSFET (물론 일부 조정 포함)에도 적용됩니다.

핀치 오프 이유 :

채널을 따른 전위에 대해 생각해보십시오 . 소스 근처의 와 같습니다 . 드레인 근처의 와 같습니다 . 잠재적 인 기능은 연속적이라는 점도 기억하십시오. 위의 두 진술에서 즉각적인 결론 은 채널을 따라 에서 까지 잠재적 인 변화가 지속적으로 발생한다는 것입니다 (비공식적이며 "잠재적"및 "전압"이라는 용어를 서로 바꾸어 사용할 수있게하십시오). $V_S$ $V_D$ $V_S$ $V_D$

여기에 이미지 설명을 입력하십시오

$V_{GS}$ $V_{DS}$

$V_{SAT}=V_{GS}-V_{T}$ $V_{eff}=V_{GS}-V_{SAT}=V_T$

여기에 이미지 설명을 입력하십시오

핀치 오프 지점과 배수구 사이에 일어나는 일 :

이 영역의 게이트-대-기판 전압은 반전 층을 형성하기에 충분하지 않으므로이 영역은 고갈됩니다 (반대와 반대로). 공핍 영역에는 이동 통신사가 없지만 이동 통신사를 통한 전류 흐름에는 제한이 없습니다. 캐리어가 한쪽에서 공핍 영역으로 들어가서 해당 영역에 전계가있는 경우이 캐리어는 필드에 의해 끌립니다. 또한,이 공핍 영역으로 들어가는 캐리어는 초기 속도를 갖습니다.

문제의 반송파가 고갈 영역에서 재결합하지 않는 한 위의 모든 사항이 적용됩니다. n 형 MOSFET에서 공핍 영역에는 p 형 반송파가 없지만 전류는 n 형 반송파로 구성됩니다. 이는 이러한 반송파의 재결합 확률이 매우 낮다는 것을 의미합니다 (실용적인 목적으로는 무시 될 수 있음).

결론 :이 고갈 영역에 들어가는 전하 운반체는이 영역의 전장에 의해 가속되어 결국 드레인에 도달합니다. 일반적으로이 영역의 저항이 완전히 무시 될 수 있습니다 (물리적 인 이유는 매우 복잡합니다.이 토론은 물리 포럼에 더 적합합니다).

도움이 되었기를 바랍니다

— 바실리
소스

V_{D S}

$V_\mathrm{DS}$

아니요, 이번에는 설명이 잘못되었습니다. MOS 커패시터의 정의로 돌아가십시오. 게이트와 기판 사이의 전위차가 클수록 게이트 아래에 더 많은 전하가 축적됩니다 (반전 전하). 드레인-소스 전압이없는 경우이 전위차는 일정합니다. 그러나 드레인에 더 높은 전위를 적용하면 드레인 근처에있는 기판의 전위도 높아집니다. 서브 스트레이트의 전위가 이렇게 국부적으로 증가하면 게이트-기판 간 전압이 로컬로 감소하여 인덕션 충전이 줄어든다.

— Vasiliy

예, 드레인-소스 전압은 게이트-기판 전압에 대항합니다.이 반대는 드레인 근처에서 매우 뚜렷하고 소스 근처에서는 거의 발음되지 않습니다. 따라서 드레인-소스 전압이 게이트-기판 전압과 동일 할 때 드레인의 전압은 기본적으로 게이트-기판 전압에 완전히 반대하여 반전 레이어가 작게됩니다 (핀치). 배수구 근처). 이것에 대해 정말 감사합니다, 당신은 확실히 내 책보다 훨씬 더 명확하게했습니다!

— user968243

V_{S A T} = V_{G S} - V_{T}

$V_{SAT}=V_{GS}-V_T$

답변 해 주셔서 감사합니다. 내가 물어보고 싶은 것은 공핍 모드 nMOS에 동일하게 적용되는지 향상 모드 트랜지스터에만 적용되는지 여부입니다. 난 당신이 이해 바랍니다.