제어 된 양의 지터를 신호에 추가하는 방법

배경

저는 디지털 시계 및 데이터 복구 회로를 개발하고 있으며 설계 한계를 테스트하고 잠재적 인 장단점을 찾는 데 중점을두고 평가 단계에 들어서고 있습니다. 이 특정 설계의 중요한 메트릭은 비동기 입력 신호에서 지터에 대한 허용 오차입니다. 이 측정 항목을 평가하기 위해 다음과 같은 테스트 설정이 있습니다.

^{이 회로 시뮬레이션 – CircuitLab을 사용하여 작성된 회로도}

문제

테스트 결과가 의미가 있도록하려면 지터가 다음과 같은 특성을 갖는 것이 바람직합니다.

• 랜덤 또는 의사 랜덤
• 가우스 분포
• 노이즈의 표준 편차가 매개 변수화되고 스윕 될 수 있습니다 (위의 JITTER CONTROL)

이것은 달성하기 쉬운 것처럼 보이지 않습니다. 제어 된 양의 지터를 테스트 셋업에 주입하는 비교적 간단한 방법이 있습니까?

내가 지금까지 무엇을

나는 그것에 약간의 생각과 연구를했으며 하드웨어에서 이것을 구현하는 두 가지 잠재적 인 방법이 있습니다.

1. 테스트 회로 전송 클럭이 DUT보다 훨씬 높으면 출력을 오버 샘플링 할 수 있습니다. 그런 다음 별도의 양의 지터를 주입하기 위해 출력에서 ​​추가 샘플을 추가하거나 제거 할 수 있습니다. 이 지터는 양자화 노이즈로 인해 완벽하게 가우시안이 아닙니다. 그러나 테스트 회로의 전송 데이터 오버 샘플링 속도가 충분히 높으면이 문제가 완화 될 수 있습니다.
2. Kubicek et al. (아래)는 원하는 감쇠 효과를 얻기 위해 가변 감쇠기와 함께 광학 전송을 사용합니다. 왜 이것이 위와 같은 결과를 얻을 수 있는지는 분명하지 않지만 스펙트럼 분석기는 의도 한대로 작동하는지 확인할 수 있어야합니다.

내 질문에 디자인 및 테스트 설정에 대한 많은 세부 정보가 생략되어 있음을 이해합니다. 이것은 가능한 한 개념적이고 일반적으로 유지하기를 원하기 때문에 의도적입니다. 영구적 인 참조 값의 게시물을 생성하기 위해 디자인 별 게시물이되는 것을 피하고 싶습니다.

한 가지 확실한 대답은 디지털 신호 발생기를 사용하여 VCO의 제어 입력에 제어 된 양의 노이즈를 추가하는 것입니다.

이 잡음 신호는 일반적으로 지터와 관련된 위상 오류가 아니라 순간 주파수 오류를 나타내므로 적절하게 통합 / 분화하십시오.

테스트 생성기에서 나오는 깨끗한 신호에 지터를 추가하는 별도의 회로가 표시됩니다. VCO는 별도의 회로에서 PLL의 일부가 될 수 있습니다. PLL은 평균 출력 주파수를 입력 주파수와 동일 하게 유지 하지만 피드백 루프가 지터 주파수에서 최소 게인을 갖는 한 추가 된 지터에 미치는 영향은 최소화합니다.

피크-피크 지터 단위 간격의 일부 이상을 생성하려는 경우 테스트 데이터를 보유 할 수있는 일종의 탄력적 저장소 (FIFO)가 필요합니다. 지터 클럭을 사용하여 처음에 데이터를 생성하는 것이 더 쉬울 수 있습니다.

Kubicek et al. 원하는 효과를 얻기 위해 가변 감쇠기와 함께 광학 전송을 사용합니다. 왜 이것이 위의 결과를 얻었는지 전혀 분명하지 않습니다.

암시적인 질문은 "제어 된 랜덤 지터를 생성하기 위해 그림 5에서 무슨 일이 일어나고 있습니까?"입니다.

먼저, 모든 광 수신기가 수신 신호에 노이즈를 발생 시킨다는 것을 인식하십시오. 이 노이즈는 가우스 랜덤 전류 노이즈로 매우 정확하게 모델링됩니다. 수신기의 트랜스 임피던스 증폭기 (TIA) 스테이지는 전류 노이즈를 전압 노이즈로 자연스럽게 변환합니다. 포토 다이오드 / TIA 출력은 광학 입력 신호에 비례하는 아날로그 신호와 방금 이야기 한 추가 노이즈입니다.

도면에 숨겨진 것은 TIA 출력에서 ​​디지털 로직 레벨을 얻기위한 제한 증폭기입니다. 이것은 인출 회로의 팬 아웃 버퍼에서 발생하는 것으로 생각합니다. 노이즈가 많은 입력에 제한 증폭기를 적용하면 상승 및 하강 에지가 결정 임계 값을 통과하는 시간의 변화에 ​​따라 노이즈가 지터로 변환됩니다. 이 타이밍 변동은 지터이며, 입력 잡음에 비례하고 에지 기울기 (dV / dt)에 반비례합니다.

광 감쇠를 증가 시키면 dV / dt는 감소하지만 노이즈는 감소하지 않으므로 지터가 증가합니다.

VCO 솔루션 정보

(Dave의 대답에서 제안한대로) 타이밍 소스를 FM 처리하면 질문에서 요청한 것처럼 가우스 임의 노이즈가 발생하지 않을 수 있습니다. 가장자리에서 가장자리 (무작위 지터 또는 "RJ")와 상관이없는 랜덤 노이즈는 확실히 아닙니다.이 노이즈는 Kubicek 회로에서 얻을 수있는 것입니다.

이것은 이다 CDR의 특징을 경우에 대한 당신이 걱정할 필요가 다른 사양 인 주파수 스윕 사인파 지터 (SJ)을 얻을 수있는 좋은 방법. 사실 내 경험상 상관 관계가없는 가우시안 랜덤 지터에 대한 허용 오차보다 단일 주파수 사인파 지터에 대한 허용 오차로 CDR을 지정하는 것이 훨씬 일반적입니다.

DLL에서 사용되는 지연 회로 버전을 구현하는 것이 한 가지 방법입니다. 이것은 일반적으로 현재 굶주린 인버터 체인입니다. 레일에서 장치로의 전류 공급 장치와 장치에서 전류 공급 장치를 상승시키고 (상승 / 하강의 대칭을 위해) 출력에 재구성 인버터 (전류가 고갈되지 않음)가 있어야합니다.

이것은 또한 소스에서 가장 일반적인 지터 소스를 모방합니다 (부분 레일 붕괴 및 트랜지스터의 G_m을 통해 출력으로 변조되는 것).

^{이 회로 시뮬레이션 – CircuitLab을 사용하여 작성된 회로도}

전압 제어 전류 소스는 단순히 PMOS 및 NMOS 트랜지스터 일 수 있지만 보드에는 다른 옵션이 있습니다. 지연 전압의 제어를 높이기 위해 단계 수를 변경할 수 있습니다.

자신과 모순되게, 지연 단계의 수를 짝수로 유지하는 한 상위 공급 장치를 제어 할 수도 있습니다 (인버터는 상승 및 하강 에지를 교대로 지연시킵니다). 그런 다음 출력에 두 개의 재구성 인버터가 있어야합니다.

^{이 회로를 시뮬레이션}

그러나 가장자리에 노이즈를 주입하려는 경우 더 간단한 방법이 있습니다.

^{이 회로를 시뮬레이션}