왜 LPC21xx의 핀아웃이 도처에 있습니까?

저는 로봇 회사에서 겨울 인턴으로 일하고 있습니다. 저의 임무는 리드 임베디드 개발자의 도움을받는 것입니다.

약 일주일 전, 나는 LPC2148이있는 NXP 블루 보드를 받았습니다. 더 많은 처리 능력 (내가 작업했던 ATmega32에 비해)을 좋아했지만 ARM7 기반 컨트롤러에 대해 이상한 점이 발견되었습니다. 여기 핀아웃을 보면

포트 핀이 모든 곳에 있다는 것을 알 수 있습니다. AVR 시리즈에서는 모든 포트 핀이 모두 깔끔하게 정리되어 있습니다. LPC21xx에서는 왜 그렇지 않습니까? 로직을 전혀 찾을 수 없으며 핀 번호 또는 기능 (모든 JTAG 핀과 같이)으로 정렬되지 않습니다. 디자이너가 방금 핀을 임의의 형태로 쌓은 것처럼 보입니다.

어떤 사람이 이것의 이유를 설명해 줄 수 있습니까?

칩이 내부적으로 배치되는 방식의 결과 일 것입니다. 마이크로 컨트롤러 응용 프로그램에서는 넓은 버스 등을 만들기 위해 연속 IO 핀 블록이 필요하지 않기 때문에 그룹화가 우선 순위가 아닙니다. 추가 실리콘 면적을 소비 할 가치가 없습니다. 물론이 로직은 외부 버스 인터페이스가있는 부분에서 다소 나빠져 레이아웃, 특히 QFP의 경우 악몽 같은 것이지만 볼륨 사용자는 어쨌든 BGA를 사용하여 공간을 절약 할 것입니다. !

핀아웃이 왜 그런지에 대한 많은 이유가 있습니다.

가장 쉬운 방법은 전원 / 접지 핀입니다. 고급 칩은 인덕턴스를 최소화하고 신호의 "루프 영역"과 신호 반환 경로를 줄이기 위해 전원 / 접지 핀을 배열합니다. 이것은 신호 품질을 향상시키고 EMI / RFI를 줄입니다. 전원 / 접지에서 할 수있는 최악의 일은 원래의 74xxx 시리즈 부품에서 한 모서리에 전원을 공급하고 다른 모서리에 접지를 수행 한 것입니다. 자일링스는 흥미로운 "스파 스 셰브론"배열에 대한 백서를 가지고있다. 그들의 웹 사이트에서 검색하면 실제 측정 결과와 물건으로 그것에 대해 이야기하는 다른 많은 논문과 프리젠 테이션이 있습니다. 다른 회사들은 모든 과대 광고와 문서화없이 비슷한 일을했습니다.

대부분의 핀을 사용자가 구성 할 수있는 MCU의 경우 실제로 핀아웃을 수행하는 좋은 방법이나 나쁜 방법은 없습니다 (전원 / 접지 제외). 그들이 무엇을 하든지 그것이 틀릴 것이라는 것은 거의 보장됩니다. 아내를 위해 드레스를 사는 것과 매우 흡사합니다. 무엇이든 크기, 스타일, 색상, 착용 등이 잘못 될 수 있습니다. 다른 GPIO 핀을 사용하거나 독창적 인 PCB로 소프트웨어를 보완 할 수 있습니다 라우팅 또는 독창적 인 PCB 라우팅 (일명 더 많은 레이어 추가).

또 다른 가능성은 핀아웃 이 최소 레이어에서 PCB를 라우팅하기 위해 최적화되었지만 보이지는 않습니다. 예를 들어 특정 칩셋 (또는 RAM)에 연결해야하는 CPU의 경우 인터페이스 / 라우팅을보다 쉽게하기 위해 핀아웃이 설계되는 경우가 많습니다. 이것은 Intel CPU의 w / Intel 칩셋과 같은 것들에서 일반적입니다. 이것이 다른 전원 / 접지 평면으로 채워진 4 또는 6 레이어 PCB에서 두 개의 800+ 볼 BGA를 함께 연결할 수있는 유일한 방법입니다. 이러한 경우 라우팅을 수행하는 방법을 설명하는 앱 노트가 종종 있습니다.

그리고 세 번째 가능성은 "그것이 끝나는 방식"만큼 간단하다는 것입니다. "우리가 무엇을 하든지, 잘못 될 것"접근 방식과 비슷하므로 가장 쉽고 가장 저렴한 것을 수행합니다. 여기에 진짜 마법은 없습니다. 과거에는 인기있는 칩이 있었지만 사람들은 핀아웃에 대해 불평 할 것입니다. 따라서 몇 년 후 기능적으로는 동일하지만 PCB 라우팅을 용이하게하기 위해 핀이 이동 한 다른 버전의 부품이 나올 것입니다.

어쨌든 결국 "그것은 무엇인가"이며 우리는 단지 그것을 처리합니다. 그것은 정직하게 너무 많은 문제를 일으키지 않으며, 우리는 너무 많이 익숙해 져서 우리를 귀찮게하지 않습니다.

IC 핀아웃은 실제로 패키지 내부의 칩 회로 레이아웃에 의해 결정됩니다.

IC 레이아웃 설계자에 대한 다양한 고려 사항이 있지만 외부 핀 할당이 다이 패드 배열과 크게 다를 가능성은 거의 없습니다.

고려해야 할 사항 중 하나는 칩 주변의 전력 분배입니다. 즉, VDD (또는 VCC) 및 접지가 예기치 않은 위치에 나타날 수 있습니다.

항상 그럴만한 이유가 있습니다. 저를 믿으십시오, IC 디자이너들은 임의로 일을하지 않습니다.

주의 깊게 살펴보면 순서대로 정렬되어 있지만 그룹화되어 있지 않은 것을 볼 수 있습니다. 아마도 칩이 얼마나 쉽게 제조되는지에 달려있을 것입니다.

주어진 신호가 다이의 가장자리에 충분히 가까이 와서 본딩 패드를 만들 수있는 곳과 관련이 있습니다. 핀 순서를 결정합니다. 때때로 몇 개의 신호가 전환 될 수 있지만 모두 논리적 순서로 표시하면 다이의 크기가 증가하여 추가 비용이 발생할 수 있습니다.

IC는 재배포 레이어를 가질 수있어 어떤 핀이든 어느 위치 에나 매핑 할 수 있지만 베어 다이 비용은 5-10 % 정도 증가 할 뿐이다.

각 제조업체는 다음 방법 중 하나를 선택합니다.

1) 고정 출력 핀이있는 칩 설계 (비트가 큰 다이 => 더 비싸다)

2) 임의의 핀이 있음 (저렴한)

3) 여분의 층이 1 개 (제조하는 데 약간 비싸다)

그 이유는 핀을 논리적 순서로 배열하는 것이 칩 회사의 우선 순위 목록에서 내려지기 때문입니다. 그들이 관심이있는 대부분의 디자이너 (일반적으로 취미 로봇을 포함하지 않는)는 일부 라이브러리에 핀아웃이있는 CAD 패키지를 사용하므로 걱정하지 않아도됩니다. 따라서 칩 다이의 효율적인 레이아웃과 같은 다른 요소가 더 중요합니다.

일부 핀의 경우 칩 제조업체는 다음을주의하십시오.

• 밸런스 페어 (이더넷, USB)가 다음 또는 가깝습니다
• xtal 연결부가 가까이 있습니다 (접지 핀이 근처에 있지만 일부 PIC에는 없습니다.)
• 접지 및 전원 핀이 다음 또는 가까이에 있으므로 디커플링 캡을 핀 근처에 추가 할 수 있습니다

30 년 전쯤에 단면 Z80 컴퓨터 PCB를 만들려고했던 것을 기억합니다. 나는 대부분의 노선을 배선했지만 그 바보 같은 데이터 버스 핀으로 인해 불가능했습니다.