제약 조건이있는 BJT 앰프 설계

이 모델에 따라 BJT 앰프를 설계하려고합니다. 여기에 이미지 설명을 입력하십시오

베타 파라미터가 100에서 800으로 변할 수있는 경우,베이스와 이미 터 사이의 전압은 0.6V (액티브 모드)에 해당, $V_t = 25 mV$ 이른 효과는 무시 될 수있다.

바이 패스 커패시터는 단순히 AC의 단락 회로 및 DC의 개방 회로 역할을한다고 가정 할 수 있습니다.

세 가지 제약 조건이 있습니다.

정적 전력 손실 <25mW;
6Vpp의 출력 신호 스윙
베타 변동에 대한 콜렉터 전류에서 최대 오류 5 %

콜렉터와 이미 터 사이의 전압이 3.2V (신호 스윙 정보 사용)임을 알 수 있었지만 다음에 무엇을 해야할지 모르겠습니다.

편집하다:

를 초래 한 계산 : $V_{CE} = 3.2V$

출력 신호 스윙은 상한이 + 3V이고 하한이 -3V가되도록합니다. 앰프가 차단되거나 포화됩니다. 또한 회로는 선형 시스템이므로 중첩 정리를 사용할 수 있습니다. 어느 노드에서나 전압은 분극 (DC) 전압과 신호 (AC) 전압의 합입니다. 따라서 신호 스윙을 사용하고 대칭 출력 ( 및 는 colletor 및 emitter에서의 분극 전압)을 사용합니다. $V_C$ $V_E$

$V_{cmax} = V_C + 3V = V_C + v_{omax} = V_C + I_C * R_C//R_L\\ V_{cmin} = V_C - 3V$

첫번째 방정식은 말한다 (차단 상태, 전류는 트랜지스터를 입력 없다 )와 두 번째 식으로 동작 (최소 콜렉터 전압이라고 가정하면 포화로 이어지는 ) : $I_C * R_C//R_L = 3V$ $i_{R_C} = i_{R_L}$ $V_E + 0.2V$

$V_{cmin} = V_C - 3V = V_E + 0.2V \rightarrow V_C - V_E = 3V + 0.2V \rightarrow V_{CE} = 3.2V$

amplifier bjt

— 티아고
소스

다음으로, 원하는 동작을 얻을 때까지 사물을 시뮬레이션하고 부품 값으로 재생합니다.

— Kaz

강사가이 문제를 해결하기위한 방정식과 절차를 제공하지 않았습니까? 어려움을 겪고있는 개념적 문제가 있습니까?

— Joe Hass

되는 계산을 보여 주십시오.

V_{C E} = 3.2 V

$V_{CE}=3.2V$

— Vasiliy

대한 계산을 추가했습니다 . 강사는 트랜지스터 회로를 분석하는 데 사용되는 방정식과 모델을 제공했지만 이러한 문제를 정확히 해결하는 방법은 아닙니다. 나는 그것을 시뮬레이션하지 않아야합니다.

V_{C E} = 3.2 V

$V_{CE} = 3.2V$

— Thiago

답변:

먼저 사양을 구속 방정식으로 변환하십시오.

정적 전력 손실의 경우 :

지금은 가정하십시오.최악의 경우경우 . $I_{R2} \ge 10 \cdot I_B = \dfrac{I_C}{10}$ $\beta = 100$

그러면 공급 전류는 다음과 같습니다.

$I_{PS} = I_C + 11 \cdot I_B = 1.11 \cdot I_C$

정적 전력 제약 조건은 다음과 같습니다.

$\rightarrow I_C < \dfrac{25mW}{1.11 \cdot 10V} = 2.25mA$

바이어스 방정식 :

BJT 바이어스 식 이다 :

$I_C = \dfrac{V_{BB} - V_{EE} - V_{BE}}{\frac{R_{BB}}{\beta} + \frac{R_{EE}}{\alpha}}$

이 회로에는 다음이 있습니다.

$V_{BB} = 10V \dfrac{R_2}{R_1 + R_2}$

$V_{EE} = 0V$

$V_{BE} = 0.6V$

$R_{BB} = R_1||R_2$

$R_{EE} = R_E$

따라서이 회로의 바이어스 방정식은 다음과 같습니다.

$I_C = \dfrac{10V \frac{R_2}{R_1 + R_2} - 0.6V}{\frac{R_1||R_2}{\beta} + \frac{R_E}{\alpha}}$

지금, 당신은 5 % 미만의 변화를 원하는 에 대한 . 약간의 대수 후에 다음이 필요하다는 것을 발견하십시오. $I_C$ $100 \le \beta \le 800$

$\rightarrow R_E > 0.165 \cdot R_1||R_2$

출력 스윙 :

포지티브 클리핑 레벨 은 다음과 같이 표시 될 수 있습니다 .

$v^+_O = 3V = I_C \cdot R_C||R_L$

네거티브 클리핑 레벨은 다음과 같습니다.

$v^-_O = -3V = I_C(R_C + R_E) - 9.8V \rightarrow 6.8V = I_C(R_E + R_C)$

이 모든 것을 합치십시오.

$I_C = 1mA$

$R_C||10k\Omega = 3k\Omega \rightarrow R_C = 4.3k\Omega$

$R_E + R_C = 6.8k\Omega \rightarrow R_E = 2.5k\Omega$

$V_E = 2.5V$ $V_B = 3.1V$

그때,

$R_2 = \dfrac{V_B}{10 \cdot I_B} = \dfrac{3.1V}{100\mu A} = 31k\Omega$

$R_1 = \dfrac{10 - V_B}{11 \cdot I_B} = \dfrac{6.9}{110\mu A} = 62.7k\Omega$

자, 확인

$0.165 \cdot R_1||R_2 = 3.42k \Omega > R_E$

따라서 이것은 이전에 설정 한 바이어스 안정성 제약 조건을 충족하지 않습니다.

$I_C$

$I_C < 2.25mA$ $I_{R2} = 20 \cdot I_B$

$I_C$ $2mA$

DC 솔루션 :

여기에 이미지 설명을 입력하십시오

500mV 1kHz 사인파로 앰프 구동 :

여기에 이미지 설명을 입력하십시오

$I_C$ $\beta$

— 알프레드 센타 우리
소스

내 생각에는

R_{E}

$R_E$

R_{3}

$R_3$

R_{E}

$R_E$

I_{E} R_{E}

$I_E R_E$

DC 전압은 가능하지만 전압 변동과 관련하여 AC 전압을 의미합니까?

— Vasiliy

v_{O}^{-} = (I_{E} R_{E}) + V_{C E s a t} - (V^{+} - I_{C} R_{C})

$v^-_O = (I_E R_E) + V_{CEsat} - (V^+ - I_C R_C)$ 오른쪽의 첫 번째 용어는 이미 터 바이 패스 커패시터의 DC 전압입니다. 오른쪽의 마지막 용어는 출력 커플 링 커패시터의 DC 전압입니다. 클리핑 레벨 계산의 경우 커플 링 커패시터를 배터리로 교체 할 수 있다고 가정합니다. 즉, DC 전압이 교차하는 AC 단락 회로입니다.

— Alfred Centauri

나는 당신의 요점이 없습니다. 나는 이것을 나중에 다시 읽으려고 노력할 것입니다-아마도 그때 이해할 것입니다. Thx

— Vasiliy

이것은 학문적 과제이므로 완전한 답변이 아닌 지침을 드릴 것입니다.

문제의 증폭기는 공통 이미 터 증폭기입니다. 이 앰프에 대한 간단한 개요와 기본 방정식은 여기에서 찾을 수 있습니다 .

이제 모든 제약 조건을 충족시키기 위해 무엇을 찾아야하는지 살펴 보겠습니다.

정적 전력 손실 :

$R_1$ $R_2$

(β + 1) R_{E} >> R_{1} | | R_{2}

$(\beta +1)R_E >> R_1||R_2$

위의 제약 조건이 충족되면 기본 터미널의 전압 값을 알 수 있습니다. 이미 터의 전압을 계산하는 것은 간단합니다.

이 저항의 값은 때때로이 전압 분배기에 의해 끌어 당겨지는 정적 전력이 무시할 정도로 충분히 높을 것입니다. 나는이 조건 이이 구성에서 유지된다고 생각하지만,이 가정을하면 질문을 해결 한 후 유효성을 확인해야합니다.

추가 DC 전류 경로는 다음과 같습니다.

p o w e r s u p p l y \to R_{C} \to Q_{1} \to R_{E} \to g n d

$power supply \rightarrow R_C \rightarrow Q_1 \rightarrow R_E \rightarrow gnd$

이 경로에서 DC 전류를 계산하고 표준 사용해야합니다. $P=IV$ $R_C$ $R_E$

두 가지 기여를 함께 추가하십시오.

출력 전압 스윙 :

출력 전압이 6Vpp를 진동시킬 수 있는지 확인해야합니다. 이 요구 사항에 따른 콜렉터의 DC 전압에 대한 가장 간단한 제약은 다음과 같습니다.

V_{C} > V_{E} + V_{B E} + \frac{V p p}{2}

$V_C>V_{E}+V_{BE}+\frac{Vpp}{2}$

a n d

$and$

V_{C} < V_{C C} - \frac{V p p}{2}

$V_C<V_{CC}-\frac{Vpp}{2}$

이 구성에서는 트랜지스터를 로 차단할 수 없습니다. $V_{BE}$

또한 일반적으로 를 피하고 싶습니다. $V_{CE}$

$\beta$

증폭기의 소 신호 모델을 그리고 문제의 모든 관련 매개 변수와 컬렉터의 전류와 관련된 방정식을 구하십시오. 변동으로 인한 오류를 최소화 할 수있는 매개 변수를 확인하십시오. $\beta$

$\beta$

요약:

이것은 매우 흥미롭고 복잡한 문제입니다. 모든 제약 조건을 모두 만족시킬 수있는 분석 방법이 있는지 확실하지 않습니다. 차례로 그들을 만족시키는 것으로 시작하고 막 다른 골목에 직면했을 때 매개 변수를 다시 가져 와서 변경하십시오. 나는 스스로 문제를 해결하지 못했지만 2-3 회 반복 한 후에 당신이 끝날 것이라고 믿습니다.

행운을 빕니다

— 바실리
소스

@ 물론, DC 컬렉터 전류의 변화에 제약이 따릅니다.

— Alfred Centauri