SPI 회선을 어떻게 라우팅해야합니까?


17

내 회로도에는 4 개의 SPI 장치가 있습니다. SPI를 최대 8MHz로 작동하겠습니다. 댐핑 저항을 설치해야합니까? 소스 종단 저항? 별 모양이나 연속적인 방식으로 라우팅해야하나요? 비아를 많이 추가하면 신호 무결성이 손상됩니까?

또한이 장치들은 서로 25mm 이내에 아주 가깝게 추가해야합니다.

답변:


11

신호 무결성 관점에서 8MHz는 실제로 그렇게 빠르지 않으므로 합리적인 레이아웃으로 벗어날 수 있습니다. 레이아웃에 종단 저항을 포함시킬 수 있습니다. 필요하지 않은 경우 0 옴 저항을 설치 한 후 다음 개정판에서 그대로 둘 수 있습니다. 더 엄격한 레이아웃을 제공하는 것 (예 : 더 짧은 트레이스)으로 (스타 대 시리얼)을 배치합니다. 스텁은 고속 레이아웃에서 나쁜 것으로 간주되므로 하나 또는 다른 것을 선택하고 일부 부품이 직렬로 묶여 있고 다른 부품이 그 지점에서 분기되는 구성표가 없습니다. 직렬 방식으로 배치 할 때는 스터브를 최대한 짧게 메인 라인에서 분리하십시오. 비아를 추가하면 신호 무결성이 손상되지만 앞에서 언급했듯이 8Mhz에서 큰 타이밍 예산이있을 가능성이 높습니다. 다른 질문은지면과 동력 비행기가 있습니까? 그렇다면 신호를 동일한 평면을 기준으로 유지하려고합니다 (예 : 접지면을 기준으로 보드의 한쪽면에서 SCLK 추적을 실행하지 않고 다른 쪽면을 통해 전원을 기준으로 잠시 동안 실행하지 마십시오) 비행기). 신호 무결성 문제에 대해 걱정하기 전에 여기에서 EMC 문제에 대해 걱정해야 할 수도 있지만 EMC가 프로젝트에 대해 걱정하지 않을 수도 있습니다.


3
클럭 주파수는 실제로 중요하지 않습니다. 신호 무결성과 EMC 문제를 결정하는 에지의 상승 시간 및 하강 시간입니다. 슬루 레이트 제어를 사용하지 않고 8Mhz보다 훨씬 빠르게 작동 할 수있는 트랜시버를 사용하는 경우, 50Mhz는 버스 클럭 속도가 훨씬 낮더라도 50Mhz에서 발생할 수있는 모든 신호 무결성 및 EMC 문제를 가질 수 있습니다. 이 문제를 해결하는 일반적인 방법은 일정 수준의 슬 루율 제어 기능이있는 트랜시버를 사용하거나 외부 구성 요소를 사용하여 상승 / 하강 시간을 늦추는 것입니다.
마크

2
@Mark, 상승 시간이 EMC 문제를 유발하지만 반드시 무결성 문제는 아닙니다. 타이밍 예산은 8Mhz로 너무 커서 클록 무결성이 유지되기 전에 신호가 안정적으로 유지되므로 신호 무결성 문제없이 모든 유형의 EMC 문제를 해결할 수 있습니다. 내 생각에 그는 여기에 20ns의 여유가 있습니다. 물론, 문제가 너무 나빠서 시계가 이중 래치 또는 무언가가 걸리는 경우 문제가있을 수 있지만 끔찍한 레이아웃을 드러내는 것은 아닙니다. 더 높은 주파수에서 종료 및 레이아웃은 무결성을 위해 훨씬 더 중요해 지지만 대부분의 사람들은 SPI에 대해 생각조차하지 않습니다
bt2

2
일반적으로 접지면에서 전원 공급 장치로 기준을 변경하는 원인으로 인해 보드의 한 쪽에서 다른쪽으로 마이그레이션하는 (접지 및 전원 평면이있는 4 층 PCB에서) 왜 EMI가 발생할 수 있습니까?
mohammadsdtmnd

5

에지 속도에 따라 다릅니다. 빠른 범용 칩 (예 : FPGA)으로 구동되는 경우 신경 쓸 수 있습니다. 그러나 상승 시간이 너무 빠르지 않으면 25mm에서 괜찮습니다.

@ bt2가 말했듯이 비아는 신호 무결성을 손상 시키지만이 거리에서는 걱정하지 않습니다.

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.