서브 나노 미터 층을 사용하여 Si의 산화를 피하는 방법

서브 나노 미터 층에 의해 산화로부터 Si 층을 보호하기 위해 어떤 물질을 사용할 수 있습니까?

materials manufacturing-engineering surface-preparation

— 제임스
소스

나는 아래에 대답했지만 질문에 더 많은 맥락을 제시하는 것이 좋을 것입니다. 왜이 질문에 대한 답을 찾아야합니까?

— 조나단

1nm 층은 그리 많지 않습니다 : 이것은 대략 10 원자 두께라는 것을 상기시켜 드리겠습니다 ...

그러나 좋은 소식은 원자 층 증착 (ALD) 프로세스로 매우 얇은 필름을 쉽게 만들 수 있다는 것입니다

격리 층은 고전적으로 성장한 (일반적으로 0.5-2nm 성장) 일 수 있습니다. $SiO_2$

표면 패시베이션에도 좋지만 일반적으로 두꺼운 4-15nm로 성장 하는 또는 스택을 사용할 수도 있습니다 $TiO_2$ $TiO_2/SiN_x$

순수한 산화 로부터 보호하더라도 이러한 치수에서 더 작은 입자의 확산 성이 매우 강하고 층이 이온으로부터 끊어 질 수 있으며 표면 거칠기가 1nm 인 경우 층이 균일하게 1nm가되지 않는다고 너무 중요합니다 (가장자리가 아닌 제대로 연마 된 실리콘 웨이퍼에서만 작동합니다). $O_2$

그러므로 일반적으로 우리는 그러한 얇은 층으로 패시 베이트 (공격적인 요소의 보호)하지 않습니다.

— 홍옥
소스

좋은 대답! 대단히 감사합니다. Si는 자연 산화를 피하기 위해 증착 전에 진공 상태로 운반해야합니다. 0.5nm SiO2를 정확하게 증착 할 수 있는지 궁금합니다.

— 제임스

5 개의 원자 두께로 유전체 뎁 공정을 제어한다는 것은 "정확한"것을 의미하기 때문에, 4 개의 원자가 아니라 6 개의 원자가 아닌 5 개의 원자 두께의 층을 증착해야한다고 생각합니다. 실제로는 불가능합니다. 대신에 Si를 화학적으로 패시베이션 할뿐만 아니라 패시베이션의 성장을 자기-제한하는 화학 분위기에 노출시킴으로써 공정을보다 쉽게 제어 할 수있다. 어떤 과정에서든 정확히 5 개의 원자를 내려 놓는 것은 일관되게하기가 매우 어려울 것입니다.

— niels nielsen

세 가지 질문에 @Totyped. 1) 잘못, 산화는 활성화 제가없는 표준 atm에서 충분히 느리게 진행되며, 먼지는 주된 관심사입니다. 2) 사이클 당 몇 초로 줄어들 수 있지만 공구, 온도에 따라 다를 수 있습니다. ... 3) 컴퓨터가 최근 인 경우, 0.5nm 성장 가진 MOS 소자가

S i O_{2}

$SiO_2$

— Jonathan

@nielsnielsen ALD 제어는 2 단계 프로세스이므로 실제로 좋습니다. 원자 층당 원자 층을 성장시킬 수 있으므로 4 원자가 아닌 5 원자에 대해서는 문제가 없지만 초기 표면 이이 층을 환영 할 준비가 된 경우에만 가능합니다 (즉 완벽한 결정 성 표면이 필요합니다.) 대부분의 고급 장치는 이러한 두께를 사용하지만 집에서는이 도구를 사용할 여유가 없습니다. : P

— Jonathan

@Jonathan 답변 해 주셔서 감사합니다! 이것은 많은 도움이됩니다! :)

— james