8 예를 들어, 부동 소수점 연산이 많은 경우 부동 소수점 명령어를 처리하기 위해 일부 정수 단위의 영역을 "재 와이어"할 수 있으며 그 반대도 마찬가지입니다. 또는 계산이 많지 않지만 I / O가 필요한 경우 IO를 더 잘 병렬화 할 수 있습니다. 아시다시피, FPGA는 부팅시 HDL 코드를로드하지만 필요에 따라 더 큰 HDL의 다른 부분을 부분적으로 다시로드 할 수있게하는 것은 실제로 불가능하지 않습니다. 그러한 FPGA가 이미 존재합니까? electrical-engineering embedded-systems — 피터-복원 모니카 소스
11 그러한 (Xilinx) FPGA는 이미 존재하는 것 같습니다. https://ko.wikipedia.org/wiki/Reconfigurable_computing#Partial_re-configuration 부분 재구성에서 다른 부분이 재구성되는 동안 FPGA의 한 부분이 계속 실행됩니다.