«makefile» 태그된 질문

makefile은 빌드 제어 언어 / 도구 작성을위한 입력 파일입니다. 대상을 업데이트하기 위해 수행 할 관련 명령 (래시피)과 함께 대상 및 종속성을 지정합니다.

12
Makefile에서 프로그램이 있는지 확인
Makefile에서 프로그램을 호출 할 수 있는지 어떻게 확인할 수 있습니까? (즉, 프로그램이 경로에 존재하거나 호출 가능해야합니다.) 예를 들어 어떤 컴파일러가 설치되어 있는지 확인하는 데 사용할 수 있습니다. 예를 들어이 질문 과 같지만 기본 쉘이 POSIX와 호환된다고 가정하지 않고.
115 makefile  gnu-make 

10
탭 문자없이 유효한 Makefile을 만들 수 있습니까?
target: dependencies command1 command2 내 시스템 (Mac OS X)에서 makeMakefile의 각 command줄 내용 앞에 탭 문자가 있어야 하거나 구문 오류가 발생합니다. 내 편집기가 항상 모든 공간으로 설정되어 있기 때문에 Makefile을 만들거나 편집 할 때 불편합니다. 탭 문자없이 유효한 Makefile을 만들 수 있습니까?



12
mkdir을 사용할 때 makefile에서 "directory already exists error"를 방지하는 방법
내 makefile에 디렉토리를 생성해야하며 쉽게 무시할 수 있지만 "디렉토리가 이미 존재 함 오류"를 반복해서 표시하지 않으려 고합니다. 나는 주로 mingw / msys를 사용하지만 다른 쉘 / 시스템에서도 작동하는 것을 원합니다. 나는 이것을 시도했지만 작동하지 않았다, 어떤 아이디어? ifeq (,$(findstring $(OBJDIR),$(wildcard $(OBJDIR) ))) -mkdir $(OBJDIR) endif


6
"make"명령 줄 인수 (-D)에서 C 소스 코드로 매크로 정의를 전달하는 방법은 무엇입니까?
나는 보통 "make command line"에서 "makefile"옵션을 사용하여 매크로 정의를 전달합니다 : -Dname = value. 정의는 makefile 내에서 액세스 할 수 있습니다. 또한 유사한 컴파일러 옵션을 사용하여 "makefile"의 매크로 정의를 "소스 코드"로 전달합니다. -Dname = value (많은 컴파일러에서 지원됨). 이 정의는 소스 코드에서 액세스 할 수 있습니다. 지금 필요한 것은 makefile의 …
107 c  macros  makefile 

8
단일 소스 파일에서 몇 개의 타겟을 생성하는 GNU Makefile 규칙
다음을 시도하고 있습니다. foo-bin단일 입력 파일을 받아 두 개의 출력 파일을 생성 하는 프로그램이 있습니다. 이에 대한 멍청한 Makefile 규칙은 다음과 같습니다. file-a.out file-b.out: input.in foo-bin input.in file-a.out file-b.out 그러나 이것은 make두 대상이 동시에 생성된다는 것을 어떤 식으로도 알려주지 않습니다 . make직렬로 실행할 때는 괜찮지 만 시도 make -j16하거나 똑같이 …
106 makefile 


4
CFLAGS 대 CPPFLAGS
CFLAGS (또는 C ++의 경우 CXXFLAGS)는 컴파일러 용이고 CPPFLAGS는 전 처리기에서 사용된다는 것을 이해합니다. 그러나 나는 여전히 그 차이를 이해하지 못한다. #include에 포함 된 헤더 파일의 포함 경로를 지정해야합니다. 어떤 상황에서 컴파일러에 추가 포함 경로를 제공해야합니까? 일반적으로 전처리 기가 필요한 헤더 파일을 찾아 포함하는 경우 추가 포함 디렉토리에 대해 알려야하는 …


9
make 파일을 사용하여 디렉토리 생성
저는 makefiles를 처음 접했고 makefile을 사용하여 디렉토리를 만들고 싶습니다. 내 프로젝트 디렉토리는 다음과 같습니다. +--Project +--output +--source +Testfile.cpp +Makefile 모든 개체와 출력을 각 출력 폴더에 넣고 싶습니다. 컴파일 후 다음과 같은 폴더 구조를 만들고 싶습니다. +--Project +--output +--debug (or release) +--objs +Testfile.o +Testfile (my executable file) +--source +Testfile.cpp +Makefile 몇 …


16
정의에 변수를 포함하는 GNU make의 목표 / 타겟 나열
변수에서 이름을 계산하여 즉석에서 여러 대상을 만드는 상당히 큰 메이크 파일이 있습니다. (예 : foo $ (VAR) : $ (PREREQS)). gnu make가 이러한 변수를 확장 한 후 대상 목록을 뱉어 낼 수있는 방법이 있습니까? 임의의 메이크 파일에 대한 타겟을 얻고 싶습니다. 셸에 대한 완성 함수를 작성하려고합니다.
100 makefile  gnu-make 

2
Makefile에서 쉘 명령을 사용하는 방법
ls다른 명령 (예 : echo, rsync) 의 결과를 사용하려고합니다 . all: <Building, creating some .tgz files - removed for clarity> FILES = $(shell ls) echo $(FILES) 그러나 나는 얻는다 : make FILES = Makefile file1.tgz file2.tgz file3.tgz make: FILES: No such file or directory make: *** [all] Error 1 echo …
99 bash  makefile  echo 

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.