레이더 애플리케이션의 대형 어레이를위한 실용적인 광대역 디지털 빔 포밍

디지털 빔 포밍의 수학을 이해하지만 그러한 시스템이 실제로 어떻게 구현되는지 잘 모르겠습니다. 예를 들어, S- 대역에서 동작하는 전형적인 광대역 FMCW 레이더에서, (기저 대역) 펄스 대역폭은 500MHz만큼 클 수있다. 이 신호를 디지털화하려면 일반적으로 1GHz 샘플링 주파수 인 고속 ADC가 필요합니다. 내가 아는 한, 이러한 ADC는 저렴하지 않습니다.

이제 20 개의 안테나 요소가있는 URA (Uniform Square Array)를 말하면 RF 프런트 엔드를 20 번 복제해야합니다! 이 RF 프론트 엔드에는 일반적으로 LNA, 믹서 및 고속 ADC가 포함됩니다.

또한, 상기 시스템에 의해 생성 된 상당한 양의 데이터는 큰 메모리 및 처리 능력을 필요로한다.

내 질문은 따라서 :

1. 위의 시나리오는 실제 빔 포밍 시스템이 어떻게 구현되는지 또는 너무 순진합니까? 여기에 근본적인 것이 빠져 있습니까?
2. 그러한 시스템에서 하드웨어 또는 처리 요구 사항을 줄이는 데 도움이되는 하드웨어 / 신호 처리 요령이 있습니까?

감사

나는 그런 시스템의 설계에 대해 이전에 일한 적이 없지만, 당신의 개념은 돈에 있다고 생각합니다. 특히, 빔 포밍 어레이에는 여러 번 복제되는 RF 프런트 엔드가 있습니다. 현대 위상 배열 레이더의 복잡성은 놀랍습니다. 다양한 신호 처리 기술을 사용하여 어레이 응답의 인상적인 수준의 제어를 통해 수백 개의 개별 안테나 요소가있는 설계가 있습니다.

그리고 당신이 의심했듯이, 이런 종류의 접근 방식은 싸지 않습니다 . 기가 샘플 급 ADC는 수천 달러 범위에서 상업적으로 구입할 수 있지만 이와 같은 시스템에 사용되는 맞춤형 저수량 RF 프론트 엔드는 그 비용을 떨어 뜨릴 수 있습니다. 그럼에도 불구하고 이런 종류의 기능을 갖춘 레이더는 종종 수백억 달러 전투기와 같은 매우 큰 시스템에서 하위 시스템으로 발견됩니다.

백엔드 디지털 신호 처리가 진행되는 한, 그것은 지난 수십 년 동안 발전해 온 아주 성숙한 시장입니다. 주요 목표는 처리 밀도입니다. 최대 수의 FLOPS를 가장 작은 볼륨으로 가져옵니다. 결국, 이러한 레이더는 종종 항공기와 같이 공간이 제한된 응용 분야에 사용됩니다. 따라서 표준화 된 섀시 어셈블리 ( VPX 또는 CompactPCI 등 )에 콤팩트하게 쌓을 수있는 맞춤형 FPGA 및 / 또는 단일 보드 컴퓨터에서 수행되는 많은 처리 과정을 볼 수 있습니다 .

좋아-내가 찾고있는 기술은 합성 조리개 레이더 (SAR)에서와 같이 합성 조리개의 공식화라고 생각합니다. 정적 타겟 및 레이더 플랫폼이 관련된 일반적인 경우 '트릭'은 플랫폼 모션이 실제로 큰 조리개를 합성하는 데 사용되는 기존 SAR과 달리 모든 어레이 요소가 물리적으로 존재할 수 있습니다. 플랫폼 동작을 시뮬레이션하기 위해 RF 스위칭을 사용하여 SAR 데이터를 순차적으로 캡처하고 잘 알려진 SAR 기술을 적용하여 원하는 성능, 즉 미세 각도 분해능을 달성 할 수 있습니다.

이 경우 '캐치'는 완전한 디지털 빔 포머와 비교하여 SAR 데이터 수집에 필요한 추가 시간입니다. 또 다른 하나는이 기법이 빔 포밍 전용 수신 시나리오에 유효 할 수 있다는 것입니다.

ASIC 비용을 지불하는 고객, 즉 $ 25m NRE 설계 비용 을 지불하는 고객이있는 한 20 달러 미만의 반복 비용으로 DC에서 100GHz까지 하나의 CMOS 칩에서 20 개의 프런트 엔드, ADC 및 디지털 빔 포밍 산술을 모두 얻을 수 있습니다. 비용