이 가능한 L1 캐시 쓰기 최적화를 수행하는 CPU가 있습니까?

L1 캐시가있는 CPU가 쓰기를 수행하는 경우 일반적으로 데이터를 업데이트하는 것 외에 캐시가 데이터를 업데이트하는 경우 캐시가 해당 캐시 라인을 더티로 표시합니다. , 나중에 업데이트 된 데이터로 라인을 작성합니다.

한 가지 가능한 최적화 방법은 캐시가 쓰기의 내용과 캐시의 이전 내용을 비교하도록하는 것이며, 동일하면 해당 라인을 더티로 표시하지 마십시오. 캐시가 때때로 쓰기를 피할 수 있기 때문에 CPU 제조업체가이 논리를 수행하는 데 필요한 게이트 가치로 이것을 어떻게 볼 수 있는지 알 수 있습니다.

내 질문 :이 최적화를 수행하는 CPU가 있습니까?

내가 묻는 이유에 대한 배경 : 지속적인 메모리 액세스가 필요한 코드를 작성 중입니다. 즉, 캐시의 동작을들을 수있는 사람은 내가하고있는 일을 추론 할 수 없어야합니다. 내 액세스 중 일부는 쓰기 이며이 코드를 구현하는 명확한 방법으로 많은 쓰기가 이미 존재하는 동일한 데이터를 작성합니다. 데이터에 따라 쓰고있는 데이터가 같거나 같지 않을 수 있으므로 쓰기를 수행해야하며, 관계없이 동일한 작업을 수행하는 것이 중요합니다. CPU가 실제로 'no-change-write'를 쓰지 않고 최적화하면 캐시 동작이 내가하는 일에 따라 다를 수 있으며 이는 목표를 파괴합니다.

그렇다면이 방법으로 쓰기를 최적화하려고하는 CPU가 있습니까?

몇 시간 동안 검색 한 결과이 특정 최적화를 사용하는 CPU를 찾을 수 없었습니다. 언급 된 대부분의 최적화는 일반적으로 읽기 / 쓰기 작업 및 데이터 액세스를 통한 적중 / 미스와 관련이 있습니다.

(페이지 7 및) https://cseweb.ucsd.edu/classes/fa14/cse240A-a/pdf/08/CSE240A-MBT-L15-Cache.ppt.pdf

그러나 이것이이 최적화를 수행 할 수 없다는 것을 의미하지는 않습니다. 일반적으로 CPU 캐시 라인의 크기에 프로그래밍 방식으로 액세스 할 수 있습니다. 캐시 레지스터의 현재 값에 액세스하는 것도 가능하지만 그렇게하는 것은 다소 위험합니다. 나쁜 시간에 잘못된 레지스터에 액세스하면 실행중인 프로그램과 관련된 레지스터를 조작 할 수 있습니다. 또는 읽으려는 행의 내용을 실수로 수정할 수 있습니다.

레지스터 캐시에서 현재 값 얻기

또한 모든 이론적 솔루션에는 일정 형태의 소프트웨어 구현 (어셈블러)이 필요합니다. 내가 찾은 가장 가까운 것은 캐시 조작이 가능한 ARM 아키텍처와 관련이 있습니다. 이 외에도 원하는 CPU의 캐시 라인 크기를 알아야합니다. 캐시 내용을 메모리의 보조 위치에서 줄 크기 단위로주의해서 읽고 레지스터에 쓰려고하는 데이터 (또는이 경우 L1 캐시 줄)와 비교할 수 있습니다.

CPU 캐시 내용 읽기

여기에서 동일한 재 작성을 방지하는 소프트웨어 기반 시스템을 고안 할 수 있습니다. 이것은 약간 단순화되었지만 솔루션은 존재하는 모든 CPU에 적용 가능해야하기 때문입니다.

캐시 일관성과 관련된 다른 가능성은 다음과 같습니다.

acche 일관성에 대한 Wikipedia 기사의 관련 구절

이 문제와 관련하여 내 관심을 끈 주요 요점은 스나 핑 설명이었습니다.

이는 캐시 컨트롤러가 두 번째 마스터가 주 메모리의 위치를 ​​수정할 때 자체 메모리 위치 사본을 업데이트하기 위해 주소와 데이터를 모두 감시하는 메커니즘입니다. 캐시가 사본을 가지고있는 위치에서 쓰기 조작이 관찰되면, 캐시 제어기는 자신의 스 나프 메모리 위치의 사본을 새로운 데이터로 갱신합니다.

다시 말해서, 이미 메커니즘이있을 수 있습니다. 제안한 최적화에 사용되지 않을 수도 있습니다. 읽기 / 쓰기 비교를 수행 한 소프트웨어를 구현해야합니다.

L1 캐시에 쓰는 것은 매우 시간이 매우 중요한 작업입니다.

똑같은 데이터를 다시 쓰는 것은 다소 드문 것 같습니다. 이 특별한 경우에 속도를 높이는 최적화는 전체적으로 많은 속도를 얻지 못할 것입니다.

반면,이 최적화에는 캐시 메모리에 대한 모든 단일 쓰기에서 이전 데이터와 새 데이터를 비교해야합니다. 이를 악화시키는 것은 기록 할 때 실제로 데이터를 사용할 수 있어야한다는 것입니다!

일반적으로 최신 CPU에서는 그렇지 않습니다. 기록 될 데이터는 예를 들어 여전히 계산되고있을 수있다. 캐시는 계속 진행할 수 있으며, 필요한 경우 캐시 라인을로드하고, 계산이 완료되기 전에도 캐시 라인을 수정 된 것으로 표시합니다. 캐시 라인의 실제 수정을 제외하고 모든 장부 보관을 이미 수행 할 수 있습니다. 새로 작성된 결과와 이전 캐시 라인 데이터를 비교하려면 불가능합니다.

예를 들어, C 코드가 있으면 [i] = x / y; x / y 나누기는 대부분의 CPU에서 수행하는 데 시간이 오래 걸립니다. 그러나 결과를 [i]에 저장하는 데 필요한 대부분의 작업은 분할이 끝나기 오래 전에 발생했습니다. 유일하게 누락 된 것은 8 개의 결과 바이트를 캐시 라인으로 이동하는 것입니다. 캐시 라인을 비우는 작업은 분할이 완료 될 때까지 자동으로 대기합니다. [i]를 읽는 연산은 분배기에서 바로 결과를 얻도록 경로 재 지정 될 것입니다.

가능한 한 가지 최적화 방법은 캐시가 쓰기의 내용과 캐시의 이전 내용을 비교하도록하는 것입니다. 동일한 경우 줄을 더티로 표시하지 마십시오.

CPU가 캐시에 무언가를 쓰는 데 필요한 시간을 두 배로 늘리지 않습니까? 때문에 각 캐시 라인 쓰기는 이제 무료가 아닌 비교 작업, 동반됩니다.

따라서 실제로 최적화는 이제 매우 모호한 요소, 즉 평균 소프트웨어가 동일한 데이터로 캐시 가능한 메모리를 몇 번 다시 작성하는지에 따라 달라집니다.