SAT를위한 최고의 현재 공간 하한?


22

에 이어 앞의 질문 ,

SAT에 가장 적합한 현재 공간 하한 은 무엇 입니까?

공간 하한이있는 경우 여기서는 이진 작업 테이프 알파벳 을 사용하는 Turing 기계에서 사용하는 작업 테이프 셀의 수를 의미합니다 . TM이 고정 된 수의 워크 테이프 셀을 시뮬레이션하기 위해 내부 상태를 사용할 수 있기 때문에 지속적인 추가 항은 피할 수 없습니다. 그러나 종종 암시 적으로 남겨지는 곱셈 상수를 제어하는 ​​데 관심이 있습니다. 일반적인 설정은 더 큰 알파벳을 통해 임의의 상수 압축을 허용하므로 곱하기 상수는 관련이 없지만 고정 알파벳을 사용하면 고려할 수 있습니다.

예를 들어, SAT에는 log⁡log⁡n+c 공간이 필요합니다. 그렇지 않은 경우,이 공간 상한 은 시뮬레이션에 의해 시간 상한을 n1+o(1) 로 유도하고, 이에 따라 SAT에 대한 결합 된 n1.801+o(1) 공간-시간 하한이 위반 될 것이다 (링크 참조) 의문). SAT가 0.801 / C 와 같은 작은 양의 δ에 대해 적어도 δlog⁡n+c 공간이 필요하다고 주장하기 위해이 주장을 개선하는 것이 가능합니다.δ0.801/C여기서, C 는 시한 TM에 의한 시공간 TM의 시뮬레이션에서 상수 지수이다.

불행히도 C 는 일반적으로 상당히 큽니다 (그리고 일반적인 시뮬레이션에서는 TM의 테이프가 먼저 큰 알파벳을 통해 단일 테이프로 인코딩되는 경우 적어도 2). 이러한 경계 δ≪1는 다소 약하므로 의 공간 하한에 특히 관심이 있습니다 log⁡n+c. 충분히 큰 상수 d > 1 인 경우 무조건 시간 하한 Ω(nd) 단계 는 시뮬레이션을 통해 이러한 공간 하한을 의미합니다. 그러나, 시간의 경계 저하 Ω ( N D ) 에 대한 D를 >d>1Ω(nd)d>1 은 큰 대해서는 물론 현재 알려져 있지 않습니다d.

달리 말하면, SAT에 대한 초 선형 시간 하한의 결과이지만 더 직접적으로 얻을 수있는 것을 찾고 있습니다.


다른 답변 (예 : RW)과 같이 시간 또는 공간 하한에 개별적으로 초점을 맞추는 것은 도달 할 수없는 것으로 보이며 약한 / 일반적인 알려진 경계 만 있으며,이 분야의 주요 연구는 비교적 새로운 개념을 일으키는 것으로 보입니다. 결합 된 시공간 복잡성.
— vzn

답변:


3

알려진 멀티 바운드 튜링 머신의 경우 가장 좋은 경계는 로그입니다.

가정 진 worktape의 비트가 어떤 것인지를 결정하기에 충분하다 n은 CNF 공식 모든 충분히 큰 들어, 만족할 수있다 비트 N . 표준 시뮬레이션에 의해, 최대 s 비트 의 비트 를 사용 하는 q 상태 의 TM은 최대 q n s 2 s = 2 s + log n + log s + log q 를 갖는 TM에 의해 시뮬레이션 될 수 있습니다.δlog⁡nnnqsqns2s=2s+log⁡n+log⁡s+log⁡q다른 구성. 기계가 수용 할 때마다,이 수의 구성만큼 긴 (비 결정적) 이동이 수용 상태에 도달합니다. 경우 ,이 최대 인 2 S ( 2 + O ( 1 ) ) (참고 , Q는 모든 입력 길이가 동일하게 유지 N은 ). 별도의 카운터 테이프에서 Ms=Ω(log⁡n)2s(2+o(1))qnM먼저이 양을 단항으로 쓴 다음 시뮬레이션의 각 단계에서 카운터의 심볼 중 하나를 지우고 카운터 심볼이 부족한 경우 계산을 종료 할 수 있습니다. 이것은 지수 의 항에 의해 흡수되는 일정한 오버 헤드 요소 (3과 같은 것)를 만듭니다 . 따라서 2 초 ( 2 + o ( 1 ) ) 단계로 충분합니다.o(1)2s(2+o(1))

가정 이므로 시공간 곱은 최대 δ log n 2 δ log n ( 2 + o ( 1 ) ) = n δ ( 2 + o ( 1 ) ) 입니다.s≤δlog⁡nδlog⁡n2δlog⁡n(2+o(1))=nδ(2+o(1))

라울 Santhanam 2001에 나타났다 (참조 도이 : 10.1016 / S0020-0190 (00) 00227-1 )이 SAT이어야 결정 튜링 기계 시공간 제품 적어도 ; 그의 주장은 비 결정적 기계에도 적용된다. 따라서 δ ≥ 1 이고, 적어도 log n 비트의 이진 워크 테이프가 필요합니다.Ω(n2−o(1))δ≥1log⁡n

보다 일반적으로, 추가 작업 테이프와 더 큰 작업 테이프 알파벳은 지수를 상수로 변경합니다. 이는 궁극적으로 계수 감소 시키지만 공간 하한은 여전히 Ω ( log n ) 입니다.δΩ(log⁡n)


2

아마도 우리는 이런 식으로 SAT에 대한 공간 하한을 증명할 수 있습니다 (그러나 한계 / 점근 분석에 확신이 없으므로 대답이 완전히 틀릴 수 있습니다).log⁡n

진 알파벳을 통해 하나의 읽기 전용 (read-only) 입력 테이프 하나 일 개 테이프, 모두 튜링 기계 모델에 과 모든 결정자를 들어, C의 크기의 입력에 상태 N 우리는이 :Σ={0,1}cn

T(n)≤c2S(n)nS(n)(1)

그렇지 않으면 튜링 머신이 영원히 반복됩니다 ( 구성 요소는 가능한 모든 테이프 구성을 나타내고, n 구성 요소는 입력 테이프 헤드 위치를 나타내며 S ( n ) 구성 요소는 작업 테이프 헤드 위치를 나타냄) 하나의 테이프에서 이진 알파벳 (1)에 대한 단일 헤드 TM은 T ( n ) ≤ c 2 S ( n ) S ( n )가 됩니다.2S(n)nS(n)T(n)≤c2S(n)S(n)

두 항에 곱하고 SAT에 대한 일반적인 시공간 상충 관계를 적용하면 다음과 같은 이점이 있습니다.S(n)

n1.801+o(1)≤S(n)⋅T(n)≤cS(n)22S(n)n

따라서 SAT에 대해 와 같은 공간 상한을 선택하면 실제로는 중독을 유발할 수 있습니다.S(n)≤(log⁡n)1−ϵ

limn→∞n1.801c((log⁡n)1−ϵ)22(log⁡n)1−ϵn=

limn→∞(0.801⋅log⁡n−log⁡c−2(1−ϵ)log⁡(log⁡n)−(log⁡n)1−ϵ)=∞

상한이 모순을 유발 한다는 것을 나타내는 두 가지 일반적인 방법이있는 것 같습니다 . 기본적 으로 일부 상수 대해 불평등 (본질적으로 동일하지만 작업하기가 약간 더 쉬움)을 사용하는 것을 염두에 두었습니다 . 대해 에서도 모순이 발생하므로 마지막 단계를 더 강력하게 만들 수도 있습니다 . T ( N ) ≤ 2 로그 N + C . S ( n ) C S ( n ) ≤ δ log n δ < 0.801 / Co(log⁡n)T(n)≤2log⁡n+C.S(n)CS(n)≤δlog⁡nδ<0.801/C
— András Salamon

@ AndrásSalamon : 경계면에서는 S. Buss와 R. Williams의 쉬운 개선을 기대할 수 없습니다. 2012 년 시공간 하한에 대한 교대 거래 증명에 대한 한계 : "우리는 만족도 문제에 대해 더 나은 시공간 하한을 증명하기 위해 새로운 기술이 필요하다는 것을 보여줍니다. 즉,"대체 교역 방법 " SAT를 시간에 해결할 수없고 공간에서 증명할 수 없음 시간 하한, 모든 ". 당신은 어떤 아이디어가 있습니까 :-)? n 2 cos ( π / 7 ) n o ( 1 ) n 2 cos ( π / 7 ) + ϵ ϵ > 0S⋅Tn2cos⁡(π/7)no(1)n2cos⁡(π/7)+ϵϵ>0
— Marzio De Biasi

라이언의 접근 방식이이 범위에 도달하기 때문에 정확하게 시공간 경계를 사용하여 갈 수 있다고 생각합니다.
— András Salamon

SAT 인스턴스를 저장하려면 이 필요하고 읽으려면 시간 이 필요합니다 . ST 하한을 증명하지 않습니까? Ω ( n ) Ω ( n 2 )Ω(n)Ω(n)Ω(n2)
— T ....

@Turbo, SAT를 결정하는 모든 알고리즘이 인스턴스를 저장해야한다는 것은 확실하지 않습니다. 비트 결정적 공간 하한을 증명하면 됩니다. L ⊊ N PΩ(n)L⊊NP
— András Salamon
당사 사이트를 사용함과 동시에 당사의 쿠키 정책과 개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.