PCB 라우팅 : EMI 및 신호 무결성, 현재 질문 반환

제가받은 EMI / SI 수업이 있다면, 가능한 한 리턴 루프를 최소화하는 것입니다. 하나의 간단한 설명으로 많은 EMI / SI 지침을 수행 할 수 있습니다.

그러나 Hyperlynx 또는 모든 종류의 RF 시뮬레이션 툴을 보지 못했거나 본 적이없는 경우 ... 내가 구체적으로 집중해야하는 것을 상상하기는 다소 어렵습니다. 내 지식은 전적으로 책 / 인터넷을 기반으로합니다 ... 공식적이지 않거나 전문가와의 너무 많은 토론을 바탕으로하므로 이상한 개념이나 격차가있을 수 있습니다.

상상할 수 있듯이 리턴 신호에 대한 두 가지 주요 구성 요소가 있습니다. 첫 번째는 일반적으로 전원 네트워크 / 평면을 통한 가장 낮은 저항 경로를 따라 예상되는대로 따르는 저주파수 (DC-ish) 리턴 신호입니다.

두 번째 구성 요소는 접지면의 신호 추적을 따르려고하는 고주파 반환 신호입니다. 4 레이어 보드 (신호, 접지, 전력, 신호)에서 상단 레이어에서 하단 레이어로 레이어를 전환하면 HF 리턴 신호는 우회하여 접지면에서 전력면으로 점프하려고 시도합니다. 가장 가까운 가용 경로를 통해 (가장 가까운 디커플링 캡, HF는 짧을 수도 있음).

이 두 가지 구성 요소를 인덕턴스에 넣는다면 실제로는 모두 같은 것입니다 (DC 저항 근처의 모든 것이 중요합니다 .HF 낮은 인덕턴스에서 추적 아래를 따라가는 것을 의미합니다.). 처리 할 두 가지 모드로 별도로

지금까지 괜찮다면 인접한 평면이 2 개인 내부 신호 레이어에서 어떻게 작동합니까?

6 레이어 보드 (신호, 접지, 전원, 신호, 접지, 신호)가 있습니다. 모든 신호 레이어에는 완전히 파손되지 않은 인접 접지면이 있습니다 (비아 / 홀 제외). 중간 신호 층은 또한 인접한 전력 평면을 갖는다. 전원 평면은 여러 지역으로 나뉩니다. 나는 그것을 최소한으로 유지하려고 노력했지만, 예를 들어 5V 스플릿은 보드 외부에서 큰 두꺼운 "C"모양을 취합니다. 나머지 대부분은 3.3V이며, 대부분의 BGA에서 1.8V 영역이 있고 그 중심 근처에 1.2V 영역이 매우 작습니다.

(1) 신호가 접지면을 통해 양호한 복귀 경로를 갖도록하는 데 집중하더라도 내 분할 전원 평면에서 문제가 발생합니까? (2) 저의 "C"자형 5V 평면 스플릿에서 저주파 복귀 경로가 넓은 우회 경로를 통해 문제가 발생합니까? (일반적으로 아니오라고 생각합니다 ...?)

거의 동일한 인덕턴스를 가진 두 개의 파손되지 않은 평면이 리턴 전류를 유도 할 수 있다고 상상할 수 있습니다.하지만 파워 플레인에서 요구되는 중요한 우회로 인해 리턴 신호가 접지면을 향해 치우치게 될 것입니다.

(3) 또한 중간층과 하부층은 동일한 접지면을 공유합니다. 얼마나 큰 문제입니까? 동일한 접지 리턴을 공유하는 서로 직접 추적하면 동일한 레이어에서 단순한 인접 추적 커플 링보다 서로 간섭 할 것입니다. 그런 일이 일어나지 않도록 열심히 노력해야합니까?

"그렇지만 일반적으로 시뮬레이션하지 않고는 알 수 없습니다"라는 의견이 올 것 같습니다. 제가 일반적으로 말하고 있다고 가정 해 봅시다.

편집 : 아, 방금 뭔가를 생각했습니다. 파워 플레인 분할 나사를 가로 지르면 스트립 라인의 트레이스 임피던스가 증가합니까? 나는 두 개의 평면을 갖는 것에 따라 이상적인 트레이스 임피던스가 어떻게 낮아 지는지 알 수 있습니다. 하나가 파손되면 문제가 될 수 있습니다 ...?

편집 편집 : 좋아, 신호 레이어 사이의 평면 공유에 대한 내 질문에 부분적으로 대답했습니다. 스킨 효과 깊이는 대부분 신호를 평면의 자체 측면으로 제한합니다. (1/2 Oz 구리 = 0.7 mils, 50MHz @ 피부 깊이는 0.4 mil, 200 mil @ 0.2 mil입니다. 65MHz 이상이면 비행기의 측면에 붙어야합니다. 나는 주로 200MHz DDR2 신호가 걱정되지만 그것의 구성 요소는 여전히 문제가 될 수 있습니다)

나는 당신이 올바른 길을 가고 있다고 생각합니다.

1) 두 평면 사이에 신호 추적을 사용하면 평면 중 하나가 분할 되더라도 리턴 전류가 두 평면 사이에서 분할됩니다. 리턴 전류는 "미래를 볼"수 없으며 어떤 비행기가 돌아올 지 미리 결정합니다. 분할 지점에 "오 쓰레기"라고 표시 될 때까지 추적 위와 아래로 돌아갑니다. FCC 테스트에 실패했을 수 있습니다. 따라서 다른 인접 평면이 분할되지 않은 경우에도 평면 분할에 대해 추적을 실행하지 않으려 고합니다. 커패시터와 같은 분할을 처리 할 수 ​​있지만 이러한 유형의 솔루션은 이상적이지 않습니다. 인접한 평면에서 분할 된 평면에 대해 추적을 실행하지 않도록 항상 중점을 두었습니다.

2) DC 신호의 넓은 리턴 경로는 실제로 중요하지 않습니다.

3) 같은 평면을 공유하는 두 개의 신호 레이어에 대해 물었습니다. 일반적으로 올바르게 수행하면 큰 문제가되지 않습니다. 많은 사람들이하는 것은 하나의 레이어를 "수평"신호 레이어로 사용하고 다른 하나는 "수직"신호 레이어로 사용하여 리턴 전류가 서로 직교하는 것입니다. 각 평면에 대해 두 개의 신호 계층을 라우팅하고이 수평 / 수직 기술을 사용하는 것이 매우 일반적입니다. 가장 기억해야 할 것은 참조 평면을 변경하지 않는 것입니다. 아래쪽 레이어에서 4 번째 레이어로 이동하면 다른 리턴 평면이 추가되므로 설정이 약간 까다로울 수 있습니다. 보다 일반적인 6 레이어 보드는

1) ASignalHor 2) GND 3) ASignalVer 4) BSignalHor 5) POWER 6) BSignalVer

마이크로와 같이 더 작은 추가 평면이 필요한 경우 일반적으로 신호 계층 중 하나에 아일랜드로 배치됩니다. 더 많은 전력 평면을 사용해야하는 경우 10 개 이상의 레이어로 이동하는 것이 좋습니다.

4) 평면 간격이 중요하고 성능에 큰 영향을 줄 수 있으므로이를 보드 하우스에 지정해야합니다. 위에서 언급 한 예제 6 레이어 스택 업을 사용하면 레이어 간 간격이 동일한 표준 스택 업 대신 간격이 .005 .005 .040 .005 .005 인 경우 순서가 크게 향상 될 수 있습니다. 신호 레이어를 참조 평면에 가깝게 유지합니다 (작은 루프).

네, 당신은 자신의 질문에 거의 대답합니다. 가치있는 것에 대해, 당신이 말한 모든 것은 내가 배운 그대로입니다 (공개 : 나는 EMI / SI에 관한 책 / 인터넷 교육을 받았습니다).

분할 평면을 교차하면 스트립 라인의 임피던스가 손상 될 것이라고 확신합니다. 그러나 비스트 립라인의 경우 하나의 인접 평면이 끊어지지 않은 리턴 전류 경로를 제공하는 한 EMI를 사용해도됩니다. 비록 깨지지 않은 평면이 신호 레이어에 물리적으로 더 가까운 지 확인하기 위해 스택 업을 검사하지만.

5V 스 플리트의 저주파수 리턴 전류에 대해서는 걱정하지 않습니다.