디커플링 캡, PCB 레이아웃


222

pcb 레이아웃의 세부 사항에 관해서는 다소 무지한 것 같습니다. 최근에 나는 똑 바르고 좁게 나를 이끌 기 위해 최선을 다하는 두 권의 책을 읽었습니다. 최근에 내 보드의 몇 가지 예가 있으며, 3 개의 디커플링 캡을 강조했습니다. MCU는 LQFP100 패키지이고 캡은 0402 패키지에서 100nF입니다. 비아는 접지 및 전원 평면에 연결됩니다.

디커플링 캡 배치

상단 캡 (C19)은 모범 사례 (내가 이해 한대로)에 따라 배치됩니다. 다른 두 사람은 그렇지 않습니다. 나는 아무런 문제도 느끼지 못했다. 그러나 다시 보드는 실험실 외부에있는 적이 없습니다.

내 질문은 다음과 같습니다. 얼마나 큰 거래입니까? 트랙이 짧으면 중요합니까?

Vref 핀 (ADC의 기준 전압)도 100nF 캡이 있습니다. Vref +는 온보드 TL431 션트 레귤레이터에서 제공됩니다. Vref-는 지상으로 간다. 차폐 또는 현지 접지와 같은 특수 처리가 필요합니까?


편집하다

로컬 GND 및 파워 플레인 추가

좋은 제안에 감사드립니다! 나의 접근 방식은 항상 깨지지 않은지면에 의존하는 것이었다. 접지면은 가능한 가장 낮은 임피던스를 갖지만이 방법은 고주파 신호에 대해 너무 단순 할 수 있습니다. MCU 아래에 로컬 접지 및 로컬 전원을 추가하는 데 도움이되었습니다 (이 부분은 100MHz에서 실행되는 NXP LPC1768입니다). 노란색 비트는 디커플링 캡입니다. 병렬 캡을 살펴 보겠습니다. 로컬 접지 및 전원은 표시된 경우 GND 레이어와 3V3 레이어에 연결됩니다.

국지 접지 및 전원은 다각형 (주입)으로 만들어집니다. "트랙"의 길이를 최소화하기위한 주요 재 라우팅 작업이 될 것입니다. 이 기술은 패키지 아래 및 패키지로 라우팅 할 수있는 신호 트랙 수를 제한합니다.

이것이 수용 가능한 접근입니까?


10
C13이 모범 사례이고 C18이 덜 이상적이며 C19가 최악 입니다. 모범 사례의 출처는 무엇입니까?
코너 울프

2
글쎄, 나는 여기에서 Olin에 대해 논쟁 할 자격이 없다. 비록이 제안들은 디커플링에 대해 배운 느낌의 대부분에 반한다. 그럼에도 불구하고 그것들은 전혀 평면이 아니라 고도로 깨진 별 접지 패턴입니다. 흔적은 더 두껍지 만 0402의 캡이 주어지면 두껍지 않습니다. 그것은 저에게 많은 임피던스처럼 보입니다. 제공된 전원과 접지 리턴 사이의 리턴 전류 루프의 크기를 고려하십시오. 여기 저기 간다! 다시 한 번, 자격을 잃었으나 실제로 저에게는 잘못된 것 같습니다. 다른 사람이 이것이 어떻게 좋은 아이디어인지 설명 할 수 있습니까?
darron

2
Howard Johnson 박사의 저서와 같은 자료를 바탕으로 한 나의 이해는 접지에 대한 낮은 저임피던스 결합을 매우 선호합니다. IC와 캡을위한 별도의 비아, 중요한 장소에서 캡당 여러 개. 그러나 0402 크기의 캡과 100MHz 기반의 합리적인 상승 시간을 감안할 때 원래 디자인은 괜찮다고 생각합니다. 다른 레이어가 캡을 더 가깝게 움직이거나 별도의 비아를 추가하는 것을 어렵게한다고 가정하지만 ... 괜찮 았어 야합니다.
darron

2
C13이 모범 사례라고 생각하지 않습니다. 커패시터에서 비아까지의 모든 트레이스 길이는 C13이 해당 전원 핀을 효과적으로 분리하고 동일한 전압에서 다른 전원 핀을 분리하는 데 훨씬 효과적이지 않기 때문에 근접하지는 않지만 최상의 것은 아닙니다. 최소한 C13을 칩에서 멀리 떨어 뜨려 칩과 C13 사이에서 평면 비아를 이동할 수있을 정도로 신호 트레이스를 필요에 따라 밀어 넣습니다.
Mike DeSimone 2016 년

10
흥미 롭군 C19가 리플 전류 소스와 파워 플레인 사이에 저역 통과 필터로 캡을 배치하므로 C19가 최고라고 생각했습니다.
Simon Richter

답변:


388

적절한 우회 및 접지는 유감스럽게도 잘 배우지 못하고 이해하기 어려운 주제입니다. 실제로 두 가지 별도의 문제입니다. 바이 패스에 대해 묻고 있지만 암시 적으로 접지에 들어갔습니다.

대부분의 신호 문제에서 예외는 아니며 시간 영역과 주파수 영역 모두에서 문제를 고려하는 데 도움이됩니다. 이론적으로 분석하거나 수학적으로 변환 할 수 있지만 각각 사람의 뇌에 대해 다른 통찰력을 제공합니다.

디커플링은 전류의 거의 단기 변화에서 전압을 부드럽게하기 위해 에너지의 거의 저수지를 제공합니다. 전원 공급 장치로 돌아가는 라인에는 인덕턴스가 있으며 전원 공급 장치는 더 많은 전류를 생성하기 전에 전압 강하에 응답하는 데 약간의 시간이 걸립니다. 단일 보드에서는 일반적으로 몇 마이크로 초 (수십) 또는 수십 밀리 초 안에 잡을 수 있습니다. 그러나 디지털 칩은 전류 소모량을 단 몇 나노초 (ns)만으로 크게 바꿀 수 있습니다. 디커플링 캡은 디지털 칩 전력에 근접해야하며 접지 리드는 그 역할을 수행해야합니다.

그것은 시간 도메인 뷰였습니다. 주파수 영역에서 디지털 칩은 전원과 접지 핀 사이의 AC 전류 소스입니다. DC 전원은 주 전원 공급 장치에서 공급되며 모두 정상이므로 DC를 무시합니다. 이 전류 소스는 광범위한 주파수를 생성합니다. 일부 주파수는 너무 높아 비교적 긴 인덕턴스로 인해 주 전원 공급 장치가 중요한 임피던스가되기 시작합니다. 즉, 이러한 고주파수는 다루지 않는 한 국부적 전압 변동을 일으킬 것입니다. 바이 패스 캡은 이러한 고주파에 대한 낮은 임피던스 분로입니다. 다시, 바이 패스 캡의 리드는 짧아야합니다. 그렇지 않으면 인덕턴스가 너무 높아지고 커패시터가 칩에 의해 생성 된 고주파 전류를 단락시키는 방식으로 방해가됩니다.

이보기에서는 모든 레이아웃이 잘 보입니다. 캡은 각각의 경우 전원 및 접지 칩에 가깝습니다. 그러나 나는 다른 이유로 그들을 좋아하지 않으며, 그 이유는 근거입니다.

좋은 접지는 우회보다 설명하기가 어렵습니다. 이 문제에 실제로 들어가려면 전체 책이 필요하므로 조각에 대해서만 언급 할 것입니다. 접지의 첫 번째 작업은 범용 전압 레퍼런스를 공급하는 것입니다.이 전압은 다른 모든 것이 접지 망과 관련하여 고려되므로 일반적으로 0V로 간주됩니다. 그러나 접지 망을 통해 전류를 흐르면 어떻게 될지 생각하십시오. 저항이 0이 아니므로 접지의 다른 지점 사이에 작은 전압 차이가 발생합니다. PCB에서 구리 평면의 DC 저항은 일반적으로 충분히 낮아서 대부분의 회로에 큰 문제가되지 않습니다. 순수한 디지털 회로는 적어도 100 mV 잡음 마진을 갖기 때문에 10 ~ 100 uV 접지 오프셋은 그리 중요하지 않습니다. 일부 아날로그 회로에서는 문제가 아니지만 여기서 해결하려는 문제는 아닙니다.

접지면을 가로 질러 흐르는 전류의 주파수가 점점 높아질 때 어떤 일이 발생하는지 생각해보십시오. 어떤 시점에서 전체 접지면은 1/2 파장에 지나지 않습니다. 이제 더 이상 접지면이없고 패치 안테나가 있습니다. 이제 마이크로 컨트롤러는 고주파수 구성 요소가있는 광대역 전류 소스라는 것을 기억하십시오. 조금이라도 접지면을 가로 질러 즉각적인 접지 전류를 흐르면 중앙 급지 패치 안테나가 있습니다.

내가 일반적으로 사용하고 그것이 잘 작동하는 정량적 증거를 가진 해결책은 로컬 고주파 전류를 접지면으로부터 멀리하는 것입니다. 마이크로 컨트롤러 전원 및 접지 연결의 로컬 넷을 만들고 로컬로 바이 패스 한 다음 각 시스템에 주 시스템 전원 및 접지 넷에 대해 하나의 연결 만 설정하려고합니다. 마이크로 컨트롤러에 의해 생성 된 고주파 전류는 전원 핀을 통과하고 바이 패스 캡을 통해 접지 핀으로 돌아갑니다. 해당 루프 주위에는 많은 고주파 전류가 흐를 수 있지만 해당 루프에 보드 전원 및 접지 망에 단일 연결 만있는 경우 해당 전류는 대부분 차단됩니다.

따라서 이것을 다시 레이아웃으로 가져 오려면, 각 바이 패스 캡에 전원과 접지를위한 별도의 비아가있는 것 같습니다. 이것이 보드의 주요 전원 및 접지면이라면 나쁘다. 충분한 레이어가 있고 비아가 실제로 로컬 전력 및 접지 평면으로 이동하는 경우 해당 로컬 평면이 한 지점에서만 메인 평면 연결되어 있으면 괜찮습니다 .

이를 수행하기 위해 로컬 비행기가 필요하지 않습니다. 나는 2 층 보드에서도 로컬 전력 및 접지 망 기술을 일상적으로 사용합니다. 다른 모든 것을 라우팅하기 전에 모든 접지 핀과 모든 전원 핀, 바이 패스 캡, 크리스탈 회로를 수동으로 연결합니다. 이 로컬 네트는 마이크로 컨트롤러 바로 아래에 별이 될 수 있으며 필요에 따라 다른 신호를 라우팅 할 수 있습니다. 그러나이 로컬 네트는 다시 한 번 메인 보드 전원 및 접지 네트에 정확히 연결되어야합니다. 당신이 보드 레벨 접지면이있는 경우, 다음이있을 것 하나 접지면에 로컬 접지 그물을 연결하는 어떤 장소를 통해.

할 수 있으면 보통 조금 더갑니다. 100nF 또는 1uF 세라믹 바이 패스 캡을 가능한 한 전원 및 접지 핀에 가깝게 배치 한 다음 두 로컬 네트 (전력 및 접지)를 피드 포인트에 연결하고 더 큰 (일반적으로 10uF) 캡을 두어 단일 연결을 만듭니다. 캡의 반대쪽에있는 보드 접지와 전 원망에 연결하십시오. 이 2 차 캡은 개별 바이 패스 캡에 의해 션트되는 이스케이프 된 고주파 전류에 대한 또 다른 션트를 제공합니다. 나머지 보드의 관점에서 볼 때 마이크로 컨트롤러로의 전원 / 접지 피드는 불쾌한 고주파수없이 훌륭하게 작동합니다.

이제 레이아웃이 중요한지 생각하고 모범 사례와 비교할 수 있는지에 대한 질문을 해결하십시오. 나는 당신이 칩의 전원 / 접지 핀을 충분히 우회했다고 생각합니다. 즉, 제대로 작동해야합니다. 그러나 각각 주 접지면에 대한 별도의 비아가있는 경우 나중에 EMI 문제가 발생할 수 있습니다. 회로가 제대로 작동하지만 합법적으로 판매하지 못할 수도 있습니다. RF 전송 및 수신은 상호 적입니다. 신호에서 RF를 방출 할 수있는 회로도 마찬가지로 이러한 신호가 외부 RF를 포착하여 신호 위에 잡음이있을 수 있으므로 다른 사람의 문제 만이 아닙니다. 예를 들어 근처 압축기가 시동 될 때까지 장치가 제대로 작동 할 수 있습니다. 이것은 단지 이론적 인 시나리오가 아닙니다. 정확히 그런 경우를 보았습니다.

다음은 이러한 것들이 어떻게 실질적인 차이를 만들 수 있는지 보여주는 일화입니다. 한 회사가 생산하는 데 120 달러의 비용이 드는 작은 기즈모를 만들고있었습니다. 디자인을 업데이트하고 가능한 경우 생산 비용을 $ 100 이하로 낮추기 위해 고용되었습니다. 이전 엔지니어는 RF 방출 및 접지를 실제로 이해하지 못했습니다. 그는 많은 RF 쓰레기를 방출하는 마이크로 프로세서를 가지고있었습니다. FCC 테스트를 통과 한 그의 해결책은 캔 전체를 엉망으로 만드는 것입니다. 그는 바닥 레이어가있는 6 레이어 보드를 만든 다음 생산시 불쾌한 부분에 맞춤형 판금 조각을 납땜했습니다. 그는 발산되지 않는 모든 것을 금속으로 둘러싼다고 생각했다. 그건 틀렸지 만, 옆으로 치우 치지 않겠습니다. 캔은 방출을 줄임으로써 FCC 테스트에 의해 1/2 dB로 여분의 시간을 줄였습니다.

필자의 디자인은 위에서 설명한대로이 로컬 접지 평면과 로컬 전 원망을위한 단일 포인트 연결을 갖춘 몇 가지 선택 IC에 대해 4 개의 레이어, 단일 보드 전체 접지 평면, 전원 평면은 없지만 로컬 접지 평면 만 사용했습니다. 긴 이야기를 짧게 만들려면 FCC 제한을 15dB (많이) 초과했습니다. 한 가지 장점은이 장치가 부분적으로 라디오 수신기였으며 훨씬 더 조용한 회로는 더 적은 노이즈를 라디오에 공급하고 그 범위를 효과적으로 두 배로 늘렸다는 것입니다. 최종 생산 비용은 $ 87였습니다. 다른 엔지니어는 해당 회사에서 다시는 일하지 않았습니다.

따라서 올바른 루프 바이 패스, 접지, 시각화 및 고주파 루프 전류 처리가 중요합니다. 이 경우 제품을 동시에 더 저렴하고 저렴하게 만드는 데 기여했으며이를 얻지 못한 엔지니어는 실직했습니다. 아니요, 이것은 사실입니다.


67
훌륭한 설명을 위해 +1. 이런 종류의 응답은이 사이트의 모든 것입니다.
Adam Lawrence

14
사실, 거기에 있다 아주 잘이 주제 등을 커버하는 책 : 헨리 오트의 전자기 호환성 엔지니어링 . 나는 직장에서 사본을 가지고 그것을 강력히 추천한다. 그의 이전 작업 인 전자 시스템의 노이즈 감소 기술을 점검 한 결과, 적절한 "접지"(및 "접지"가 실제로 유용한 신화), 회로 기판 레이어 스택 업 전략 및 차폐.
Mike DeSimone

23
접지의 비트는 고속 디지털 디자인이 주장하는 것과는 정반대입니다 . 이는 가능한 경우 IC 핀과 디커플링 캡 핀을위한 별도의 비아를 사용하여 단일 접지면에 매우 낮은 임피던스 결합을 옹호합니다. 그것은 당신이 기본적으로지면을 분리하는 것을 옹호하는 것처럼 들리며, 그는 책의 다른 전위에서 그라운드 패치를 갖는 안테나 효과에 대해서도 논의했다고 생각합니다. 이 책은 지금 구식입니까? 이 주제에 대해 매우 다양한 의견이있는 것 같습니다.
darron

8
많은 의견이있는 것 같습니다. 단일 접지면을 사용하면 디커플링에 적합합니다. 즉, 칩의 청정 전력이 양호해야합니다. EMI 때문에 별도의 접지 망을 권장하고있었습니다.
Olin Lathrop 2016 년

26
@Olin 우연히 "모범 사례"예제의 회로도를 포함시킬 수 있습니까? 로컬 접지면이 IC를 떠나는 신호와 어떻게 관련되는지 궁금합니다 (분할 분할면 또는 일부 개념을 오해하는 경우)
CoderTao

56

배전 네트워크의 주요 목표는 연결된 구성 요소 간의 인덕턴스를 줄이는 것입니다. 이는 해당 네트의 전압이 신호의 전압에 대한 참조로 사용되므로 참조로 사용하는 평면 (예 : "접지", "vref"또는 "반환")에 가장 중요합니다. (예를 들어 TTL 신호의 VIL / VIH 임계 값은 VCC가 아닌 칩의 GND 핀을 기준으로합니다.) 전체 임피던스의 인덕턴스 성분이 우세하기 때문에 저항은 실제로 대부분의 PCB 애플리케이션에서 그다지 중요하지 않습니다. (그러나 IC 칩에서는 반대로되어 있습니다. 저항은 임피던스의 지배적 인 부분입니다.)

이러한 문제는 고속 (> 1 MHz) 회로에 가장 중요합니다.

범프 노드로 참조 평면

가장 먼저 확인해야 할 것은 전송선이 아닌 참조 평면을 일괄 노드로 간주 할 수 있는지 여부입니다. 신호의 상승 시간이 보드의 한쪽 끝에서 다른 쪽 끝으로 빛이 교차하는 데 필요한 시간보다 길면 ( 구리 , 엄지 손가락은 나노 초당 8 인치) 기준면을 고려할 수 있습니다. 집중 소자가 되고 부하에서 디커플링 커패시터까지의 거리는 중요하지 않습니다. 이는 전력 비아 및 커패시터의 배치 전략에 영향을 미치기 때문에 결정해야 할 중요한 결정입니다.

평면 치수가 더 크면 디커플링 커패시터를 확산시킬 필요가있을뿐만 아니라 더 많은 커패시터가 필요하며 커패시터는 디커플링중인 부하의 상승 시간 거리 내에 있어야합니다.

인덕턴스를 통해

평면이 집중 소자 인 경우 인덕턴스를 최소화하려는 노력을 계속하면 부품과 평면 사이의 인덕턴스가 지배적입니다. 첫 번째 예에서 C19를 고려하십시오. 평면에서 칩으로 보이는 인덕턴스는 트랙으로 둘러싸인 영역과 직접 관련이 있습니다. 다시 말해, 파워 플레인에서 칩으로가는 경로를 따라 가다가 접지 핀을 접지 플레인으로 되돌려 루프를 다시 파워 비아로 닫습니다. 인덕턴스가 적다는 것은 디커플링 커패시턴스보다 인덕턴스가 지배되기 전에 더 많은 대역폭을 의미하므로이 영역을 최소화하는 것이 목표입니다. 표면에서 평면까지의 비아 길이는 경로의 일부입니다. 참조 평면을 표면 근처에 유지하면 많은 도움이됩니다. 첫 번째와 마지막 내부 레이어가 모두 기준 평면이되는 6 개 이상의 레이어 보드에서는 드문 일이 아닙니다.

따라서 시작하기에는 꽤 작은 인덕턴스가 있지만 (10-20 nH로 추측) IC에 자체 비아 세트를 제공하여 줄일 수 있습니다. 비아 크기, 하나의 비아를 핀 97 옆에, 다른 하나는 니어 핀 95는 인덕턴스를 3nH 정도로 낮출 것이다. 여유가 있다면 더 작은 비아가 도움이 될 것입니다. (솔직히 말하면, 귀하의 부분은 BGA 대신 LQFP이기 때문에 패키지의 리드 프레임이 자체적으로 10nH를 기여할 수 있기 때문에 큰 도움이되지 않을 수도 있습니다. )

상호 인덕턴스

부하 또는 커패시터로 이어지는 라인과 비아는 진공 상태에 없습니다. 공급 라인이있는 경우 반환 라인이 있어야합니다. 이것들은 전류가 흐르는 전선이기 때문에 자기장을 생성하며 서로 가깝게 있으면 상호 인덕턴스를 만듭니다. 이는 해로운 (전체 인덕턴스를 증가시킬 때) 또는 유익 할 수 있습니다 (총 인덕턴스를 감소시킬 때).

각 병렬 와이어의 전류 (트레이스와 비아를 모두 포함하는 "와이어"라고 함)가 동일한 방향으로 진행되면 상호 인덕턴스가 자체 인덕턴스에 추가되어 총 인덕턴스가 증가합니다. 각 와이어의 전류가 반대 방향으로 흐르면 상호 인덕턴스가 자체 인덕턴스에서 차감되어 총계가 감소합니다. 이 효과는 전선 사이의 거리가 멀어 질수록 강해집니다.

따라서 동일한 인덕턴스를 줄이려면 동일한 평면으로가는 한 쌍의 와이어가 멀리 떨어져 있어야합니다 (엄지 규칙 : 표면에서 평면까지의 거리의 두 배 이상, 스택을 아직 계산하지 않은 경우 PCB 두께를 가정). . 게시 한 모든 예제와 같이 다른 평면으로 연결되는 한 쌍의 와이어는 가능한 한 가깝게 연결해야합니다.

절단면

인덕턴스가 우세하고 (고속 신호의 경우) 전류가 네트를 통과하는 경로에 의해 결정되므로, 특히 컷 전류를 가로 지르는 신호가있는 경우 , 평면 전류는 피해야 합니다. 루프 면적을 최소화하기 위해 신호 트레이스 바로 아래의 경로를 따라서 인덕턴스를 크게해야합니다.

컷으로 생성 된 인덕턴스를 완화하는 한 가지 방법은 컷을 뛰어 넘는 데 사용할 수있는 로컬 평면을 갖는 것입니다. 이 경우 리턴 전류 경로의 길이를 최소화하기 위해 여러 개의 비아를 사용해야하지만, 동일한 비아로가는 비아이므로 동일한 방향으로 전류가 흐르기 때문에 각 비아는 서로 가까이 두어서는 안됩니다. 다른, 그러나 적어도 두 평면 거리 또는 그 이상 떨어져 있어야합니다.

그러나, 트레이스 근처의 그라운드 필은 해당 트레이스의 임피던스를 변경하여 전송 라인이되기에 충분히 긴 신호 트레이스 (즉, 하나의 상승 또는 하강 시간 중 짧은 길이)에주의를 기울여야합니다. 반사 (예 : 오버 슈트, 언더 슈트 또는 울림) 이것은 기가비트 속도 신호에서 가장 두드러집니다.

시간 중

"전원 핀당 하나의 0.1 uF 커패시터"전략이 부품 당 수십 개의 전원 핀을 가질 수있는 현대적인 설계에 비해 비생산적인 방법에 대해 이야기하지만 실제로 작업을 시작해야합니다. 자세한 내용은 아래의 BeTheSignal 및 Altera PDN 링크에 있습니다.

권장 사항 (TL; DR)

  • 비아가 다른 평면으로 이동하는 경우 디커플링 커패시터 비아를 더 가깝게 이동하십시오.
  • 비아를 패드에 넣는 것이 가장 좋은 방법입니다. 비아를 감당할 수 있다면 비아를 채우고 패드를 채우십시오. 두 번째로 가장 좋은 방법은 두 비아를 캡과 같은쪽에 배치하고 가능한 한 서로 가깝게 배치하는 것입니다. 커패시터의 반대쪽에 추가 비아 세트를 배치하여 인덕턴스를 반으로 줄일 수 있지만, 2 개의 비아 그룹은 보드 두께 (또는 2 개의 평면 거리) 이상 떨어져 있어야합니다.
  • 반대쪽 비아 비아가 서로 가까이 있고 동일한 네트 비아가 더 멀리 떨어져 있도록 IC에 전원과 접지를위한 자체 비아를 제공하십시오. 이러한 비아는 디커플링 커패시터와 공유 될 수 있지만 평면 비아에 대한 트레이스를 늘리는 것보다 더 많은 평면 비아를 갖는 것이 좋습니다. (내 일반적인 레이아웃 기술은 부하를 배치 한 다음 전력 및 접지 비아를 배치하고 마지막으로 공간이있는 경우 보드의 반대쪽에 디커플링 커패시터를 배치하는 것입니다. (공간이 없으면 커패시터는 비아가 아니라 이동합니다!) )
  • 각 참조 평면의 가장 긴 치수를 최소화하여 인덕턴스를 최소화하고 평면에 대한 더 간단한 일괄 요소 모델을 허용하십시오. 평면 절단을 최소화해야하며 로컬 평면을 사용하여이를 줄일 수 있습니다.

또한보십시오


2
고마워요, 당신의 대답으로 미지의 영역으로 깊이 인도되었습니다! 기준 평면이 집중 노드로 간주 될 때 혼동되는 한 가지는 "부하에서 디커플링 커패시터까지의 거리는 중요하지 않습니다"입니다. 이것은 다른 모든 말에 반대되는 것 같습니다.
morten

4
@morten : 그렇습니다. Altera의 자료에서 처음으로 읽었을 때 어리 석었습니다. 그러나 비행기 자체에 의해 주입 된 인덕턴스 구성 요소를 보면 비아, 트레이스 및 구성 요소 패키징의 인덕턴스와 비교할 때 실제로 작습니다. 벡터 미적분과 Maxwell의 방정식을 정확하게 증명해야하지만,이를 시각화 할 수 있다면, 기본 아이디어는 형상으로 인해 평면 주변의 자기장이 와이어 주변 (비아 또는 트레이스)보다 약하다는 것입니다. . 자기장이 약하면 인덕턴스가 낮아집니다.
Mike DeSimone 2016 년

3
전력 및 접지면의 인덕턴스가 매우 낮기 때문에 인덕턴스가 평면상의 위치로 인해 인덕턴스보다 훨씬 중요 해져서 모든 규칙이 변경되었습니다. 따라서 "부품 근처"요구 사항은 대부분의 경우 (기본적으로 전력선이 전송선 효과를 갖지 못할 정도로 작은 경우) 더 이상 사용되지 않으며, 제한 요소는 커패시터 패키징의 인덕턴스와 비아의 라우팅 방식입니다. 칩에 대해서도 마찬가지입니다. 많은 칩 제조업체들이 더 많은 캡이 필요하지 않기 때문에 인덕턴스를 줄이기 위해 전원 핀을 추가하고 있습니다.
Mike DeSimone 2016 년

2
분할 비행기는 까다 롭습니다. 조심하지 않으면 이전에는 없었던 EMI 문제가 발생할 수 있습니다. 또한 스트립과 같이 너무 작은 조각으로 분할하면 평면의 낮은 임피던스가 손상 될 수 있습니다. Henry Ott는 구성 요소 배치 및 레이아웃이 분할 평면이 제공하는 것보다 더 나은 성능을 달성 할 수 있다고 주장하면서 이에 반대 할 것을 권장합니다. 즉, 의미가있는 경우가 있지만 분리 된 평면을 플러그인 된 메 자닌 카드와 유사하게 처리하고 자체 분리 및 단일 연결 지점 근처에서 분리 점을 가로 지르는 흔적을 금지해야합니다.
Mike DeSimone 2016 년

2
또한 접지면을 분리하는 경우 동일한 위치에서 전원면을 분리해야합니다. AC 주파수에서 전력과 접지는 사실상 동일한 전위 (적절하게 분리 된 경우)이며 필드 라인은 그에 따라 작동합니다.
Mike DeSimone

44

전력선 (트레이스, 예를 들어 실제로 작은 저항) 및 디커플링 캡 의 동작을 고려해야 할 때 트레이스가 형성되는 동등한 RC 회로에 대해 생각하는 것이 도움이되는 것으로 나타났습니다 .

다음은 게시물에있는 3 개의 캡에 대한 간단한 스케치 회로도입니다.
여기에 이미지 설명을 입력하십시오 이미지에 극성이 없으므로 하나의 "전원"이 접지되고 다른 하나는 VCC라고 가정하십시오.

디커플링에는 기본적으로 A와 C의 두 가지 접근 방식이 있습니다. B는 좋은 생각이 아닙니다.

A 는 IC의 노이즈가 시스템의 파워 레일로 다시 전파되지 않도록하는 데 가장 효과적입니다. 그러나 실제로는 장치에서 스위칭 전류를 분리하는 데 덜 효과적입니다. 정상 상태 전류 스위칭 전류는 동일한 트레이스를 통해 흐릅니다.

C 는 실제로 IC를 분리하는 데 가장 효과적입니다. 커패시터로 전류를 전환하기위한 별도의 경로가 있습니다. 따라서 접지 대 핀의 고주파 임피던스가 낮아집니다. 그러나 장치에서 더 많은 스위칭 잡음이 발생하면 파워 레일로 돌아갑니다.
반면에, 이것은 IC 핀에서 전압의 순 분산을 낮추고 고주파 전원 잡음을보다 효과적으로 접지로 분류함으로써 줄어든다.

실제 선택은 구현에 따라 다릅니다. 나는 C와 함께 가고 텐트는 가능할 때마다 여러 개의 파워 레일을 사용합니다. 그러나 다중 레일을위한 보드 공간이없고 아날로그와 디지털을 혼합하는 상황에서는 디커플링 효율의 손실이 아무런 해를 끼치 지 않는다고 가정 할 수 있습니다.


동등한 AC 회로를 사용하면 접근 방식의 차이가 더 분명해집니다.
여기에 이미지 설명을 입력하십시오
C에는 접지에 대한 두 개의 별도 AC 경로가 있고 A에는 하나만 있습니다.


5
A와 C의 차이점에 동의하지 않습니다. 전원 공급 장치의 저주파 전류와 고주파 디커플링 전류가 추가됩니다. A의 유일한 단점은 저주파 전력 공급이 약간 더 많은 저항을 통과하지만 DC 문제이며 올바른 전압을 지원할 수있는 한 괜찮다는 것입니다.
Olin Lathrop

3
A가 C보다 더 잘 분리되어 있다고 말하는 것은 잘못된 것입니다. 디커플링 구성 요소 만 보려면 전원 공급 장치를 분리하십시오. 그렇게 할 때 A와 C는 모두 같은 회로로 떠납니다. 디커플링은 둘 다에 의해 수행됩니다. 차이점은 A는 고주파 전류 구성 요소를 전력망에서 더 잘 유지한다는 것입니다.
Olin Lathrop

최신 고속 설계의 경우 저항 대신 인덕터를 모델링하는 것이 좋습니다. 문제는 저항성 감쇠가 아니라 전력 분배 네트워크의 인덕턴스로 인해 전원 공급 장치가 충분히 빠르게 반응 할 수없는 지연이 발생한다는 것입니다. (제어 루프 이론에서 피드백 경로에 [Laplace transform : e ^ st] 지연을 설정하면 제어 루프를 불안정하게하는 데 도움이됩니다.) 이러한 지연은 인덕터의 전류가 즉시 변경 될 수 없기 때문에 발생합니다. 따라서 급격한 부하 변화가 발생할 때 전압이 대신 바뀌어야합니다.
Mike DeSimone 2016 년

2
@Olin Lathrop-저는 구체적으로 A가 실제로 IC를 분리 할 때 더 나쁘지 않다고 말했습니다.However, it is less effective at actually decoupling switching currents from the device
Connor Wolf

2
또한 C는 A보다 임피던스 가 확실히 낮습니다. 설명을 위해 잠시 후 답변을 수정하겠습니다.
코너 울프

15

귀하의 질문에 대한 답변 (모든 질문)은 PWA에서 어떤 주파수가 실행되고 있는지에 따라 크게 달라집니다.

내가 말하려는 다른 것에 관계없이, 대부분의 개별 디커플링 캡은 약 70MHz 이상에서는 쓸모가 없다는 것을 기억하십시오. 여러 개의 병렬 캡을 사용하면 해당 숫자가 조금 더 높아질 수 있습니다.

경험상 물체는 L = 파장 / 10에서 안테나처럼 행동하기 시작합니다. 파장 = c / f; 따라서 L <c / (10f)가 필요합니다. 약 3GHz에서 1cm의 피처 크기가 중요해집니다. 클럭이 50MHz로만 실행되기 때문에 한숨을 쉬기 전에 클럭 에지 및 칩 I / O 핀 전환의 스펙트럼 내용을 고려해야합니다.

일반적으로 보드 주위에 많은 캡을 배치하거나 특별히 설계된 전원 및 접지면이있는 보드를 사용하여 기본적으로 전체 보드를 분산 커패시터로 만듭니다.

리드 및 트레이스 인덕턴스 (L)는 약 15nH / 인치입니다. 이는 50MHz에서 스펙트럼 내용의 경우 약 5 옴 / 인치, 200MHz에서 스펙트럼 내용의 경우 약 20 옴 / 인치에 해당합니다.

값 C의 'N'캡을 병렬화하면 C가 N만큼 증가하고 L이 약 N만큼 감소합니다. 디커플링 체계에는 유용한 주파수 범위가 있습니다. 해당 주파수 범위의 LOW 끝은 모든 캡의 총 유효 커패시턴스에 의해 설정됩니다. 주파수 범위의 하이 엔드는 커패시터의 커패시턴스와 관련이 없습니다 (반복, 아무것도 없음). 커패시터의 리드 인덕턴스와 네트워크의 커패시터 수 (및 배치)의 기능입니다. 효과적인 전체 인덕턴스는 N에 반비례한다. 각각 10nF의 10 개의 캡이 100nF의 1 개의 캡보다 매우 바람직하다. 각각 1nF의 100 개의 캡이 더 좋습니다.

효과적인 디커플링 네트워크 C를 높이고 효과적인 디커플링 네트워크 L을 낮게 유지하려면 캡을 분배해야합니다 (한곳 또는 여러 곳에 모이지 않아야 함).

소음으로부터 A / D 변환을 보호하는 것은 지금까지 계속 될 주제입니다.

귀하의 질문에 답변하는 데 도움이 되었기를 바랍니다.


1
약 100MHz 이상에서는 칩 보드의 디커플링과 칩 패키지 내부의 배선이 지배적입니다. 또한 N을 늘리는 것이 항상 좋은 것이라는 생각에 반박해야합니다. 증명은 전력 분배 네트워크 (전원 공급 장치, 디커플링 및 평면)의 임피던스 플롯 (Z vs. f)을 수행하는 것입니다. 추가 된 각 커패시터는 커패시터의 SRF 주변에서 임피던스가 1 / N 감소합니다. 다른 값의 커패시터를 사용하는 것이 더 좋으며, 다른 SRF를 가지며 더 많은 대역폭을 커버합니다.
Mike DeSimone 2016 년

10

바이 패스 커패시터는 4 가지 주요 기능을 제공합니다.

  1. 전원 공급선에 흐르는 전류의 급격한 변화를 최소화합니다 (이러한 전류 소모의 변화로 인해 EMI가 발생하거나 보드의 다른 장치에 노이즈가 연결될 수 있음)
  2. VDD와 VSS 사이의 전압 변화를 최소화
  3. VSS와 접지 사이의 전압을 최소화
  4. VDD와 보드의 포지티브 레일 사이의 전압을 최소화합니다

Fake Name의 답변에있는 다이어그램 (A)는 CPU에 의해 소비되는 전류의 변화가 공급 전류의 변화를 유발하기 전에 캡 전압을 변경해야하기 때문에 공급 와이어의 변화를 최소화하기위한 가장 좋은 방법입니다. 대조적으로, 다이어그램 (C)에서, 주 공급 장치에 대한 인덕턴스가 바이 패스 캡으로가는 10 배인 경우, 전원 공급 장치는 캡의 크기와 크기에 관계없이 전류 스파이크의 10 %를 볼 수 있습니다.

VDD와 VSS 사이의 전압 변화를 최소화한다는 관점에서 다이어그램 (C)가 가장 적합 할 것입니다. 공급 전류의 변동을 최소화하는 것이 더 중요하지만 VDD-VSS 전압을 일정하게 유지하는 것이 더 중요한 경우 다이어그램 (C)가 약간의 이점을 가질 수 있습니다.

다이어그램 (B)에서 볼 수있는 유일한 장점은 VDD와 보드의 양극 공급 레일 간의 차동 전압을 최소화 할 수 있다는 것입니다. 실제로 큰 이점은 아니지만 레일을 뒤집을 경우 VSS와 접지 간의 차동 전압이 최소화됩니다. 일부 응용 프로그램에서는 중요 할 수 있습니다. 양의 공급 레일과 VDD 사이의 인덕턴스를 인위적으로 높이면 VSS와 접지 사이의 차동 전압을 줄이는 데 도움이 될 수 있습니다.


7

레이아웃 문제와 별 개인 부가 정보로서 전체적으로 0.1uF 커패시터 대신 다양한 커패시터 값 (예 : 1000pf, 0.01uF 및 0.1uF)을 사용해야하는 이유가 있습니다.

그 이유는 커패시터에 기생 인덕턴스가 있기 때문입니다. 우수한 세라믹 커패시터는 공진 주파수에서 임피던스가 매우 낮으며, 더 낮은 주파수에서 커패시턴스가, 더 높은 주파수에서 기생 인덕턴스가 지배적입니다. 공진 주파수는 일반적으로 부품 커패시턴스가 증가함에 따라 감소합니다 (주로 인덕턴스가 거의 같기 때문에). 0.1uF 커패시터 만 사용하는 경우 저주파수에서 우수한 성능을 제공하지만 고주파 바이 패스를 제한합니다. 커패시터 값의 혼합은 다양한 주파수 범위에서 우수한 성능을 제공합니다.

저는 Segway 모터 드라이브의 회로도 설계 및 레이아웃을 수행 한 엔지니어 중 한 명과 함께 일했으며, DSP의 아날로그-디지털 컨버터 노이즈 (1 차 소스는 DSP 시스템 클럭)를 5 배 낮췄습니다. 네트워크 분석기를 사용하여 커패시터 값을 변경하고 접지면 임피던스를 최소화하여


2
이것을 괴상하게해서 미안하지만, 보드에서 이것을 어떻게 합리적으로 잘 달성 할 수 있을까요? 제가 생각하는 방식은 본질적으로 IC 주변의 디커플링 / 바이 패스 캡의 "링"이며 가장 작은 값입니다. 따라서 각 전원 핀 쌍에서 IC에 가장 가까운 1000pF 캡, 그 다음에 0.01uF, 그 다음에 0.1uF 또는 2가 가까워집니다.
Toby Lawrence

2
아마 당신이 옳다고 생각하지만 고주파 중요성 측면에서 1000pF와 0.01uF를 함께 모을 것입니다. 1000pF는 인덕턴스가 가장 낮고 +가 가장 가깝지만 0.01uF는 그리 멀지 않습니다. 다양한 커패시턴스 범위의 기능은 이러한 낮은 임피던스 노치를 IC에 제공하는 것입니다.
Jason S

2
내가 본 최고의 레이아웃은 일반적으로 이러한 중요한 HF 커패시터를 해당 IC 바로 아래 보드 뒷면에 배치합니다.
Jason S

4

MCU의 내부 GND 및 VCC 레일과 파워 플레인 사이의 임피던스를 최소화하는 또 다른 트릭이 있습니다.

사용하지 않는 모든 MCU I / O 핀은 GND 또는 VCC에 연결해야하며, 사용하지 않는 핀 수가 GND와 VCC로 연결되도록 선택해야합니다. 이러한 핀은 출력 으로 구성되어야하며 로직 값은 출력이 연결된 전원 레일에 따라 설정되어야합니다.

이렇게하면 MCU의 내부 전원 레일과 보드의 전원 플레인간에 추가 연결을 제공 할 수 있습니다. 이러한 연결은 단순히 패키지 인덕턴스 및 ESR과 GPIO 출력 드라이버에서 켜진 MOSFET의 ESR을 통과합니다.

개략도

이 회로 시뮬레이션CircuitLab을 사용하여 작성된 회로도

이 기술은 MCU의 내부를 전원 플레인과 연결하는 데 효과적이므로 때로는 중복 전원 핀의 수를 늘리기 위해 필요한 것보다 더 많은 핀이있는 지정된 MCU의 패키지를 선택하는 경우가 있습니다. 보드 제조업체가이를 해결할 수있는 경우 일반적으로 보드 대 다이 인덕턴스가 낮으므로 무연 (LCC) 패키지를 선호해야합니다. MCU의 IBIS 모델 (있는 경우)을 참조하여이를 검증 할 수 있습니다.


단락의 위험은 무엇입니까 (예 : 소프트웨어 오류로 인해)?
피터 Mortensen

2
@PeterMortensen 그런 것은 치명적이지 않을 것입니다. 핀 드라이버는 사실상 전류 소스입니다. 혼란 스러우면 MCU가 과열되고 특히 운이 좋지 않으면 절대 전류 또는 소산 등급을 넘어갈 수 있습니다. 소프트웨어가 작동하지 않아야합니다. 작동으로 인해 심각한 문제가 발생할 것으로 예상되는 경우 클래스 B 안전 소프트웨어 인 것처럼 코딩하십시오 . 백그라운드 일관성 검사기는 잘못된 핀 상태를 포착하여 적절하게 작동합니다.
Kuba Ober

2

특히 이런 유형의 디자인에 더 이상 작업이나 비용이 들지 않기 때문에 항상 모범 사례를 채택하는 것이 가장 좋습니다.

인덕턴스를 최소화하기 위해 비아가 커패시터 패드에 가능한 한 가까이 있어야합니다. 커패시터는 칩의 전원 및 접지 리드에 가까이 있어야합니다. 두 번째 이미지의 라우팅은 피해야하며 첫 번째 이미지는 이상적이지 않습니다. 그것이 프로토 타입이라면 프로덕션 버전의 디커플링을 수정합니다.

경우에 따라 칩이 오작동하는 것 외에도 원하지 않는 방출이 증가 할 수 있습니다.


5
그의 질문에 실제로 대답하지 않는 것 같습니다. 그는 그것이 올바른 관행이 아니라는 것을 알고 있지만 그것이 실제로 그것을 바꾸는 데 충분히 큰지 결정하려고 노력하고 있다고 말했다.
Kellenjb

내가 알기로, 디커플링 캡에는 두 가지 의무가 있습니다. 하나는 파워 저수지이고 다른 하나는 노이즈 필터링입니다. 캡은 입력에 대한 저역 통과 필터처럼 보입니다. 필터링 만 라우팅의 영향을받습니다. 하단 예에서 접지 리턴은 MCU 전원 핀의 "반대"쪽에 있으므로 필터링이 효과적이지 않습니다. 이게 말이 돼?
morten

커패시터는 매우 짧은 수명의 고전류 스파이크를 처리해야하므로 라우팅은 두 카운트에서 모두 정확해야합니다.
Leon Heller

왜 공감해야합니까?
레온 헬러

2

내 경험상 설계가 "제대로"작동하더라도 분리 및 바이 패스에서 "우수한"작업을 수행하지 않으면 회로의 안정성떨어지고 전기 노이즈에 더 취약하다는 것을 알았습니다 . 실험실에서 작동하는 것이 현장에서 작동하지 않을 수도 있습니다.

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.