바이 패스 커패시터의 특성

이 앱 노트 Xilinx Power Distribution Network 뿐만 아니라 디커플링 캡 을 포함한 몇 가지 게시물을 읽었습니다 .

배전 시스템 내의 커패시터 값에 관한 질문이 있습니다. 불행히도 나는이 질문을하기 전에 약간의 배경을 제공해야한다고 생각합니다.

포럼 게시물과 앱 노트 모두에서 언급했듯이 커패시터의 물리적 구조는 자기 인덕턴스를 나타냅니다. 디커플링의 경우 커패시터는 내부 저항, 인덕턴스 및 커패시턴스가있는 소형 전원 공급 장치로 모델링 할 수 있습니다. 주파수 영역에서 커패시터의 내부 임피던스보기는 "트로프"이며, 여기서 최저점의 시작점 (0)은 커패시턴스 값에 의해 결정되고 끝점 (극점)은 기생 인덕턴스에서 나온다. 최저점의 최저점은 커패시터 / 기생 인덕턴스 값 (더 높은 임피던스를 생성 함)의 LC 조합의 기생 저항 또는 LC 공진 주파수의 최저값에 의해 설정됩니다.

다음은 커패시터의 특성을 보여주는 이미지입니다

공명 주파수에 대한 방정식은 다음과 같습니다. -Olin을 찾아 주셔서 감사합니다

$$\frac{1}{2\pi \sqrt{L \times C}}$$

이 추론에 의해 주어진 패키지 크기, 예를 들어 0402에서 가장 큰 크기의 커패시터를 선택할 수 있으며 극의 특성은 변하지 않으며 0 만 더 낮은 주파수로 이동합니다 (이미지에서 아래쪽 기울기는 더 큰 커패시터 값의 경우 왼쪽으로 이동하여 더 넓은 주파수 대역을 우회 할 수 있습니다. 커패시터의 상부를 정의하는 공진 극은 동일한 패키지 크기의 더 높은 값의 커패시터를 포함해야합니다.

앱 노트에는 나중에 "캐패시터 배치"라는 섹션이 있는데, 여기서 Olin의 응답에 설명 된 바와 같이 커패시터의 효율성은 캡의 인덕턴스와 관련이있을뿐만 아니라 캡의 배치와도 관련이 있습니다. . 구어체 용어로 문제는 다음과 같습니다. IC가 더 많은 전력을 끌어 오기 시작하면 전압이 처지기 시작하고, 디커플링 커패시터가 해당 처짐을 보는 데 걸리는 시간은 신호 (전압)의 재료의 전파 속도에 의해 결정됩니다 드롭) 여행해야합니다. 기본적으로 더 가깝습니다. 예제는 앱 노트 내에서 다음과 같습니다.

0.001uF X7R 세라믹 칩 커패시터, 0402 패키지 Lis = 1.6nH (기생 자기 인덕턴스 및 보드 인덕턴스의 이론적 인덕턴스)

커패시터의 임피던스가 가장 낮은 공진 주파수는

$$Fris = \frac{1}{2\pi \sqrt{L \times C}}$$ $$Fris = \frac{1}{2\pi \sqrt{1.6\times10^-9 \times 0.001\times10^-6}} = 125.8MHz$$

이주기는 Tris입니다

$$Tris = \frac{1}{Fris}$$ $$Tris = \frac{1}{125.8\times10^6} = 7.95ns$$

커패시터가 효과적이기 위해서는 전압이 핀에서 처질 수있는 것보다 빠르게 응답 할 수 있어야한다. 전압 강하가 핀의 딥과 전압 스파이크에 나타나는 딥에 응답하는 커패시터 용량 사이의 시간보다 7.95ns보다 빠르게 발생하는 경우 전압이 브라운 아웃 지점으로 떨어질 수 있습니다. 또는 재설정하십시오. 커패시터를 유효하게 유지하려면 공진주기 (Tris)의 일부보다 느린 속도로 전압 변화가 발생해야합니다. 이 문장을 양자화하기 위해 커패시터의 허용 유효 응답 시간은 공진 주파수의 1/40이므로이 커패시터의 유효 주파수는 실제로

$$Effective Fris = \frac{125.8\times10^6}{40} = 3.145MHz$$

또는 커패시터는 .318uS 기간 동안 발생하는 딥을 덮을 수 있습니다.

$$Effective Tris = \frac{1}{3.145\times10^6} = .318us$$

불행히도 커패시터는 일반적으로 핀 위에 배치 될 수 없으므로 PCB가 구성되는 재료에 의해 또 다른 지연이 발생합니다. 이 지연은 재료의 전파 속도로 모델링 할 수 있습니다. 애플리케이션 노트에서 표준 FR4 유전체의 전파 속도는 인치당 166ps입니다.

위에서부터 유효 공명주기 (Tris)와 재료의 전파 속도를 사용하여 커패시터가 유효 Fris에서 유효하게 유지되는 거리를 찾을 수 있습니다.

$$Distance(x) = \frac{time(t)}{speed(\frac{t}{x})}$$ $$Distance(x) = \frac{.318\times10^-6}{1.66\times10^-12} = 1.20in$$ 또는 약 3.0cm

마지막으로 질문을 할 수 있습니다!

패키지 크기는 모델링 된 전원 공급 장치의 임피던스의 극점 또는 상한을 완화시키는 캡의 일부이므로 0.001uF cap 0402 패키지 또는 0.47uF 커패시터를 사용해야하는지 여부는 중요하지 않습니다. 0402 패키지. 캡의 Fris를 결정하는 더 좋은 방법은 내부 저항 또는 유효 캐패시턴스가 극과 교차하는 주파수를 찾는 것입니다 (더 높은 지점). 이 올바른지? 아니면 내가 고려하지 않은 다른 요인이 있습니까?

내가 가장 좋아하는 전자 책은 " High Speed ​​Digital Design : A Handbook Of Black Magic "입니다. 나는이 책을 강력히 추천한다. 그것은 비싸 보이지만 돈의 가치가 있습니다. 이 책에는 우회 캡 선택에 관한 12 페이지가 있습니다! 저자 Howard Johnson은 또한 주제 중 하나로 디커플링 캡이있는 수업을 가르치고 있습니다.

몇 년 동안 배웠고이 책에서 뒷받침해온 몇 가지 중요한 사항은 디커플링 캡이있는 "표준 사례"는 거의 항상 틀리며 선택하고 라우팅 할 때 과학보다 예술이 더 많다는 것입니다 .

디커플링 캡과 관련하여 많은 계산을 수행 할 수 있지만 많은 것들로 인해 정확하지 않습니다. 캡 자체는 매우 다양합니다 (특히 X7R과 같은 더 높은 유전체 캡). PCB 레이아웃은 상황을 크게 변화시킵니다 (그리고 이것을 3D로 생각해야합니다). 온도와 전압은 캡의 동작을 변화시킵니다. 단일 캡은 "전원 공급 스무딩 캡"과 "AC 신호 리턴 바이 패스 캡"의 역할을합니다. 기타.

Johnson은 많은 실험을 거친 후 인덕턴스가 가장 중요한 요소이며 거의 모든 다른 고려 사항을 뛰어 넘었다는 것을 알아 냈습니다. 따라서 디커플링 캡을 선택하고 배치 할 때의 목표는 실용적 가치가 가장 높은 물리적으로 작은 캡을 많이 사용하여 라우팅하여 총 인덕턴스가 가능한 한 낮도록하는 것입니다.

0402 패키지에 0.1 uF 캡을 많이 사용하는 것이 이상적입니다. PCB 뒷면의 칩 아래에 배치하십시오. 캡은 아래 이미지와 같이 라우팅됩니다. 그리고 비아는 전력 / 접지 평면으로 직접 이동합니다 (칩의 전원 핀이 아닌 인덕턴스를 증가시키기 때문에). 칩 아래에 캡을 놓으면 문제없이 동일한 비아를 공유 할 수 있습니다.

0.1 uF 캡을 선택한 이유는 0402 패키지에서 가장 실용적이기 때문입니다. 0402를 선택한 이유는 실제 크기가 가장 작기 때문에 효과적인 ESL / ESR을 낮추기 위해 많은 것을 사용하고 싶기 때문입니다. 물론 전원 및 접지 평면이없는 2 레이어 PCB가있는 경우 모든 베팅이 해제됩니다.

나는 수학의 사용을 무시하고 싶지 않다. 그것은 중요하다. 그러나 전원 공급 장치 디커플링과 AC 리턴 경로의 복잡성 때문에 종종 수학이 현실에서 그렇게 실용적이지 않다. 실제 세계에서는 "거의 규칙"이 실제로 도움이됩니다. 이 주제에 대한 많은 경험적 규칙 중 하워드 존슨 만이 다른 규칙이 작동하지 않으며이 더 나은 규칙을 제공 한 것으로 입증되었습니다. 나의 실험과 경험은 이것이 사실임을 보여주었습니다.