1 차, 2 차 및 3 차 위상 동기 루프의 차이점은 무엇입니까?

PLL 주문은 무엇을 나타 냅니까? 순서 1과 2 PLL이 순서 3과 비교할 때의 단점은 무엇입니까? QPSK 복조기와 같은 애플리케이션에 대해 pll 유형을 선택하는 방법은 무엇입니까?

(Sparky256에 의한) 수용 된 대답은 PLL을 단순히 필터로보고 신호의 위상을 제어하는 ​​제어 시스템 인 실제 목적을 완전히 무시합니다. 제어 시스템의 순서는 내부 상태 수를 나타냅니다. 단일 입력이있는 시스템에서 첫 번째 상태 (차수)를 벗어난 상태는 제어 변수의 미분과 같습니다.

구체적으로, PLL에서, 제어 된 변수는 일반적으로 신호의 위상이다. PLL이 위상 잠금을 생성하려고합니다. 따라서 첫 번째 순서는 위상 변수 / 상태에 대한 것이고, 두 번째 상태는 주파수와 같은 첫 번째 상태의 미분입니다.

간단한 주파수 합성기의 경우 1 차 PLL로 충분할 수 있지만 QPSK 복조기와 함께 1 차 PLL은 아마도 변조기와 복조기 사이의 반송파 주파수 오프셋이 항상 일정한 위상 지연을 생성하기 때문에 부족할 수 있습니다. 2 차 PLL. 위상 지연은 I 및 Q 채널을 고정 할 수 없음을 의미합니다 (항상 "이동"). 그러므로, QPSK 복조기는 적어도 2 개의 상태 (즉, 2 차 이상)를 갖는 PLL을 가져야한다.

또한 여기에 의견과 답변에서 널리 사용되는 개념과 달리, 높은 순서는 시스템을 느리게 만들거나 더 빠르게 만들지 않습니다. 응답 시간은 모든 시스템 매개 변수, 주로 계수 값 (또는 필터 설계 전문 용어에서 극점 및 영점 위치)에 따라 결정됩니다.

이 필터는 최대 4 차 필터까지 세부적인 내용을 설명 하는 놀라운 문서로 연결되었습니다 .

필터 차수는 위상 비교기의 출력을 필터링하는 데 사용되는 극 수를 나타내므로 VCO에 원활한 DC 오류 전압을 제공합니다.

1. 1 차 필터는 실제로 VCO의 필터 특성 일 뿐이므로 주파수 또는 위상 추적의 변화에 ​​대해 최소 시간 (제로 위상)을 정산해야합니다. 원시 위상 비교기 출력 전압은 노이즈 스파이크 만 필터링하여 VCO (전압 제어 발진기)에 공급됩니다. 이 유형은 주파수 변경을 빠르게 추적하고 최신 설정으로 빠르게 잠글 수 있지만 새로운 주파수에 잠길 때까지 출력이 불규칙 할 수 있습니다.

2. 2 차 필터는 1 RC 스테이지 (패시브 또는보다 선명한 롤오프를위한 op-amp 사용)를 갖습니다. 새로운 주파수 (제로 위상)를 잠그는 데 약간 느리지 만 안정되고 안정되는 데는 덜 이상합니다. 대부분의 모든 PLL 설계에 권장됩니다.

3. 3 차 필터는 옵션 op-amp 및 이중 RC 네트워크를 사용합니다. 다른 모듈보다 느리게 정착하지만 복잡한 변조 방식에서도 안정적으로 FSK / QFSK / QPSK를 더 잘 견딜 수 있습니다. RC 네트워크는 지정된 전송 속도 범위에 맞게 조정되어야하므로 실제 비트 전송률 변경이 가능한 한 빨리 이루어집니다.

4. PLL 루프는 항상 새로운 캐리어 주파수를 찾아서 빨리 찾을 수 있거나 데이터 손실이 발생하여 데이터 패킷을 다시 보내거나 EOF / EOL / EOT 명령을 먼저 보내야합니다. 다행히도 빠른 MPU는 전체 PLL 기능 블록을 에뮬레이트하거나 내장 할 수 있으므로 아날로그 필터와 개별 PLL 회로를 사용하는 경우는 거의 없습니다. QPSK를 검색어로 사용하면 많은 지원 IC 및 즉시 사용 가능한 모듈을 찾을 수 있습니다. '특별한'소프트웨어 또는 라이센스 계약에주의하십시오.

FSK 및 QPSK에 대한 자세한 내용은.

이 답변은 이론적 용어와 구현 세부 사항으로 인해 난독 화됩니다. QPSK와 같은 위상 변조 방식을 복조하기 위해 PLL을 선택하는 최초의 문제는 궁극적으로 다루어지지 않습니다.

복조는 PLL의 순서에 의존하지 않습니다.

간단히, 주문을 다루도록하자.

1. $x$$x \pm \Delta x$$\Delta x$

2. 2 차 PLL은 적분기라고하기 때문에 위상 오류 문제를 제거합니다.

PLL 주문에 대한 토론 끝.

PLL로 QPSK 또는 BPSK를 복조하는 것은 오류 감지기에 따라 다릅니다. 간단하게하기 위해 다음에서 BPSK에 대해 논의 해 보겠습니다.

PLL을 사용하여 BPSK 신호를 복조하기 위해 루프 VCO가 입력 신호와 관련하여 0도 또는 180 도로 잠기도록 PLL의 오류 감지기를 수정합니다. 따라서 PLL VCO의 출력은 입력과 위상이 다르거 나 180도 위상이 다릅니다. 루프에 관한 한 수정 된 오류 감지기 때문에 오류가 없다고 생각합니다.

입력 스위치 위상이되면 루프는 0도 또는 180도에서 잠기므로 루프는 아무 것도하지 않아야합니다. 그러나 루프 내의 일부 신호는 양에서 음으로 변경되며이 변경을 사용하여 신호가 스위칭 된 위상인지 감지 할 수 있습니다.

동일한 개념이 QPSK로 확장되며, PLL은 입력 신호에서 90, 180 및 270 도의 위상 변화를 감지 할 수 없습니다.

BPSK를 복조 할 수있는 PLL을 Costas Loop라고합니다.

소프트웨어에서 Costas 루프를 구현하는 방법에 대해이 백서 를 작성 했습니다 . 여기에는 여기에서 자세히 언급 한 모든 정보가 포함되어 있습니다.

FakeMoustache는 다음과 같이 썼다 : "모두 잠금 상태에서 위상 차이가 전혀 없다"

우리의 용어는 다를 수 있지만 내 이해는 1 차 설계에서 위상차가 오류 신호 (증폭 포함)로 사용되고 VCO를 구동하므로 잠금 상태의 위상 오류는 주파수에 달려 있다는 것입니다. 2 차 설계는 VCO 제어 전압을 얻기 위해 위상차를 통합하므로 고정 주파수에 고정 된 경우 위상 오차는 0이며 일반적으로 느리게 변화하는 신호에 대해 추적되는 주파수의 변화율에 따라 달라집니다. 3 차 설계의 경우 오차는 2 차 도함수 등에 의존합니다.

내 영어가 유감입니다. 제 생각에는 루프 필터의 순서는 원하는 성능에 따라 다릅니다. 일반적으로 낮은 차수는 빠른 잠금을 갖지만 스퓨리어스 감쇠와 관련하여 성능이 좋지 않습니다. 고차 루프 필터를 사용하는 것 외에도 위상 노이즈의 최적 형태를 인식 할 수 있습니다. 일반적으로 아날로그 PLL 인 주 스퓨리어스는 기준 신호로 인해 원치 않는 신호로 표시됩니다. 이 신호는 간단한 필터 (예 : 2 차)를 사용하여 쉽게 청소할 수 있습니다. 디지털 PLL (예 : 차지 펌프가있는 PLL)에서 원하지 않는 신호의 주파수는 더 낮습니다 (예 : fref / [2 또는 3 ...]). 깨끗한 출력 스펙트럼을 얻으려면 고차 루프 필터 (3 ° 또는 4 ° 차수)를 사용해야합니다. 같은 경우에도 루프 대역폭을 줄일 수 있습니다. 이렇게하면 잠금에 필요한 시간이 늘어납니다.