«pll» 태그된 질문

PLL (Phase Locked Loops)과 DLL (Delay Locked Loops)은 다양한 응용 분야에서 사용되지만 이러한 회로의 주요 측면, 회로 작동 방식, 사용중인 응용 프로그램, 비교 간의 비교에 대해서는 아직 논의되지 않았습니다. 두 회로와 왜 하나를 사용해야 하는가?

25 pll  dll 

PLL에 대한 질문이 있습니다. PLL의 목표는 동일한 주파수를 가진 두 개의 신호를 얻는 것입니다 (내가 이해하는 것처럼 위상이 변할 수 있음). 그렇다면이 경우 왜 위상 검출기를 사용하여 위상을 비교하고 주파수 만 비교하지 않습니까? 감사합니다

17 pll 

Google이 풍선 기반 인터넷을 위해 미국의 무선 스펙트럼을 원한다는 기사를 읽었습니다 . 통신에 24GHz 이상의 주파수 스펙트럼을 사용한다고합니다. 압전 결정을 사용하여 고주파를 발생시키는 것이 가능한가? 아니면 PLL 주파수 승수 를 사용하고 있습니까? 고주파 신호를 생성 할 수 있고 모든 신호주기마다 1 비트를 보내려면 24GHz보다 훨씬 빠른 프로세서가 있어야합니다. 풍선에서 어떻게 …

15 rf  communication  frequency  digital-communications  pll 

최근에 회로에 2 개의 발진기가있는 STM 프로세서를 발견했습니다. 하나는 고속 작동 용이고 다른 하나는 저전력 용입니다. 클럭 속도를 원하는 주파수 (이유 내에서)로 변경할 수있는 데스크탑 프로세서와 같은 경우- 물리적으로 어떻게 수행합니까?

12 microcontroller  oscillator  clock  microprocessor  pll 

PLL 주문은 무엇을 나타 냅니까? 순서 1과 2 PLL이 순서 3과 비교할 때의 단점은 무엇입니까? QPSK 복조기와 같은 애플리케이션에 대해 pll 유형을 선택하는 방법은 무엇입니까?

10 pll 

Analog의 ADF411x 와 같은 주파수 합성기는 종종 PLL에 16/17, 32/33 또는 64/65로 나누어지는 프리스케일러를 가지고 있습니까? 2 ^ N + 1 값은 무엇입니까?

9 pll  synthesizer 

외부 구성 요소 (ADC 이외)를 사용하지 않고 FPGA에서 위상 잠금을 구현하려고합니다. 단순 이진 펄스에 대한 간단한 잠금이 적합합니다. 신호의 주파수는 클럭의 ~ 0.1-1 %입니다. 온보드 시계 PLL은 일반적으로 다음과 같은 이유로 사용할 수 없습니다. 구성 할 수 없습니다 (합성 중에 설정). 불안감. 필요한 빈도를 지원하지 마십시오. 나는 문헌을 정리하고 몇 …

9 fpga  dsp  pll