소음 게인이란 무엇입니까? 그리고 일반적인 경우 어떻게 결정됩니까?


23

업데이트 :이 질문은 나를 위해 연구 강박 관념이라고 불리는 것을 유발했습니다. 나는 그것이 생각하는 것의 바닥에 아주 가까워졌다. 나는 나의 결과를 아래의 답변으로 게시했다.


거기에 있었다 비슷한 질문은 여기에 있지만 요구하지 않았다 않으며 그 답변에 일반 계정을 받았 는가.


잡음 게인 은 사용 방법을 알고 있다면 연산 증폭기 회로의 안정성을 유연하게 조정할 수있는 힘을 제공한다는 사실로 인해 드물게 언급되고 이해하기 어려운 개념으로 판명되었습니다.

당신이 절대적으로 믿을 수있는 하나의 방정식이 있다고 생각했을 때, 연산 증폭기에 대해 잘 알려진 이득 방정식은 상황에 따라 달라집니다.

G=Ao1+Aoβ

사용 하는 정의에 따라 다릅니다 .β

흔들리지 않는 부분 (배경)

나는 내가 아는 것에 대한 간단한 설명부터 시작하고, 사실임을 증명할 수 있습니다. 그래서 당신은 내가 숙제를했다는 것을 말하고 성급한 답변을하지 말아야합니다.

β피드백 비율 이라고도하는 (때로는 피드백 팩터 )이며 반전 입력으로 피드백되는 출력 전압의 비율입니다.

아래의 비 반전 증폭기를 고려하면, 분압기를 검사 하여 반전 입력에 도달하는 의 비율은 으로 쉽게 결정됩니다 . 1 / 10Vout1/10

여기에 이미지 설명을 입력하십시오

V=VoutRgRf+Rg

β=VVout=RgRf+Rg=10k90k+10k=110

우리가 시작한 공식으로 돌아가서, 는이 경우 약 100,000 인 개 루프 이득을 나타냅니다. 공식을 대체하면 다음과 같은 이점이 있습니다.Ao

G=Ao1+Aoβ=100,0001+(100,000110)=100,00010,001=9.999

가깝게 끔찍하게 감춰져 있기 때문에 우리는 보통 비트를 버리고 라고 말합니다 . 이것은 시뮬레이션이 예측하는 것이며 벤치에서 관찰되는 것에 매우 가깝습니다. 여태까지는 그런대로 잘됐다.1 + G = 1 / β101+G=1/β

β 는 주파수 응답에서도 중요한 역할을합니다.

여기에 이미지 설명을 입력하십시오

노란색 트레이스는 개방 루프 이득 ( 이며 자주색은 폐쇄 루프 (CL) 신호 이득 ( )입니다.V O U t / V S I gVout/(V+V)Vout/Vsig

이미지를 확장하지 않으면보기가 쉽지 않지만 개방 루프 이득은 4.51MHz에서 0dB를 교차합니다. 폐쇄 루프 게인의 3dB 다운 포인트는 479kHz이므로 약 10 년 미만입니다. 폐쇄 루프 이득은 신호를 증폭시키기 위해 개방 루프 이득을 "소비"합니다. 개 루프 게인이이를 수행하기에 충분하지 않은 경우 폐 루프 게인은 3dB 다운 포인트에 도달하고이 경우 개 루프 게인은 10 (20dB)입니다. 가 20dB / decade로 떨어 지기 때문에 의 0dB 포인트 보다 10 년 낮 .A oAoAo

따라서이 경우 :

BWCL=βBWOL=0.14.51MHz479kHz

놀라운 부분

좋아, 내가 틀렸을 까? 이 모든 것이 잘 작동하는 것 같습니다. 흠, 회로를 약간 조정하면 어떨까요? 이 순진한 저항 .아르 자형

여기에 이미지 설명을 입력하십시오

그리고 주파수에 대한 게인을 다시 살펴보십시오.

여기에 이미지 설명을 입력하십시오

우와! 무슨 일이야?

  • 폐쇄 루프 신호 게인 (보라색 추적)은 여전히 ​​10 (20dB)입니다.
  • 그러나 대역폭은 43.6 kHz로 10 년 더 단축되었습니다!
  • 올바른 방식 으로 에 충돌하는 시안 추적이 있지만 40dB입니다.에이영형

내가 지금까지 해결 한 것

주말 동안 나는 Walter Jung의 훌륭한 책 Op Amp Applications를 공부하고있었습니다 . 첫 장에서 그는 신호 이득 과 신중하게 구별되는 잡음 이득 개념을 소개한다 . 그는 잡음 이득을 단순히 로 정의 하고 표기법 제안 했을 때 당시에는 충분히 단순 해 보였다 .1/β

위의 첫 번째 비 반전 증폭기의 경우 노이즈 게인은 신호 게인 과 같기 때문에 차이가 거의없는 이유 일 수 있습니다.()

그러나 다양한 출처에서 다양한 사실을 수집했습니다.

  • 시안 추적 위입니다 잡음 이득 (실제로, 그것은 단지 어디 내가 SPICE로 플롯 할 수 있다면 수). 광범위한 온라인 검색 후 몇 가지 참조를 찾을 수 있었지만 신호 게인과 동일하지 않은 경우이를 확인하는 방법에 대한 설명은 없었습니다. 위의 두 번째 회로에서 값은 다음과 같습니다.

    아르 자형에프아르 자형아르 자형
  • 노이즈 게인은 실제로 신호 게인이 아닌 주파수 응답을 결정합니다. 잡음 이득은 SPICE (및 회로)가 AC 분석에서 주파수 응답을 결정하는 데 사용하는 것입니다.

  • 루프 게인은 ( )이며 증폭기 안정성을 결정합니다. 그러나 그 표현에서 는 신호 베타가 아닌 잡음 베타 (1 / 잡음 이득) 입니다. 인쇄에서 노이즈 베타 또는 신호 베타 라는 용어를 본 적이 없으며 , 두 가지를 구별하기 위해 여기에서 발명 한 것입니다.에이영형ββ
  • 위에서 설명한 것처럼 신호 게인을 변경하지 않고도 노이즈 게인을 조작 할 수 있습니다. 이것은 회로에 필요한 신호 게인을 사용하지 않고 원하는 위상 마진을 얻기 위해 증폭기의 대역폭을 조정하는 매우 강력한 방법으로 판명되었습니다.
  • 이 용어는 약간 교묘하지만 AD의이 애플리케이션 노트 는 개방 루프 이득과 폐쇄 루프 이득이 있다고 말하면 가장 분명해 보이지만 폐쇄 루프 이득, 신호 이득 및 잡음 이득의 두 가지 유형이 있습니다.

잠정적으로 유추 한 몇 가지 사항

참고 : 이 가설은 거짓으로 판명되었습니다. 연산 증폭기는 DC 증폭기이므로 DC 에서 필수 회로 특성 (노이즈 게인 포함)을 측정 할 수 있으며, 저주파수와 동일한 것으로 판명됩니다.

  • 가설 : 신호 이득은 DC 분석에 의해 결정됩니다. 잡음 이득은 AC 분석에 의해 결정됩니다. 나는 이것이 전체 이야기가 아니라고 생각하며 아래의 주요 질문 중 하나입니다. 그러나 독립적 인 전압 소스를 단락시킨 다음 피드백 네트워크의 전압 게인 전달 기능을 해결하면 지금까지 시도한 경우 노이즈 게인에 적합한 값을 생성하는 것 같습니다. 이것은 다음을 의미합니다.

β영형나는에스이자형=ΔVΔV영형

이것이 정말 편리한 이유

회로의 안정성이 결정되는 루프 게인을 살펴 보겠습니다. 1k (위와 같이), 2k, 5k 및 100Meg (저항이 전혀없는)의 값을 대신 사용 합니다. 보상되지 않은 회로를 45도 위상 마진으로 줄이기 위해 출력에 5nF 커패시터를 추가했습니다.아르 자형

여기에 이미지 설명을 입력하십시오

여기서 펀치 라인으로 넘어가겠습니다. 을 조정 하면 어디에서든 (이 경우 46 °) 90 ° 사이에서 원하는 위치 사이의 위상 마진을 조작 할 수 있습니다. 대역폭 비용이 들기 때문에 무료 점심 식사는 아니지만 원하는 위치에서 절충점을 최적화 할 수 있습니다. 이것은 아래의 노란색과 보라색의 흔적 사이에서 스텝 반응을 조정할 수있는 능력으로 해석됩니다.아르 자형

여기에 이미지 설명을 입력하십시오

전체 계정과 일반 계정이 대답 할 질문

다음 질문에 대한 개별 답변을 찾고 있지 않습니다. 내가 찾고있는 것은 내가 직접 이러한 질문에 대답 할 수있게 해주는 소음 이득에 대한 설명입니다. 이것을 "테스트 스위트"라고 생각하십시오. :)

  • 연산 증폭기는 어떻게 두 개의 독특한 피드백 분율을 가질 수 있습니까? 신호 게인은 DC에서 계산할 수 있고 잡음 게인은 AC 인 것으로 보이므로 DC 피드백 비율과 AC 피드백 비율 중 하나를 고려할 수 있습니까?

  • 잡음 베타 AC 피드백 비율 인 경우 왜 DC 피드백 비율이 신호 이득을 결정합니까? 신호는 AC이므로 어떻게 다르게 취급되는지 알 수 없습니다.

내 실제 질문은 다음과 같습니다.

  • 소음 무엇을 얻을 수 있습니다 정말 ?
  • "왜 하나가 아닌 두 개가 있습니까?"라는 의미에서 신호 게인과 어떻게 그리고 왜 다른가? ,
  • 일반적인 경우 회로 분석을 통해 잡음 이득을 어떻게 결정합니까? (즉, 동등한 모델이 사용됩니다.)
  • SPICE에서 플롯하는 방법을 알고 있다면 보너스 포인트 :)

3
흥미로운 질문입니다. 정말 지식이 풍부한 사람들이하는 말을 기다릴 수 없습니다.
JRE

청록색 추적 = 10 * Vout은 관련이 없습니다. 이 질문은 너무 오래 감겨 서 요점을 놓치고 있습니다. 노이즈 게인은 보여주고있는 것과 아무 관련이 없습니다.
Andy 일명

1+아르 자형에프아르 자형아르 자형=1+90케이10케이1케이100=40

그러나 그것은 나의 요점입니다. Vout을 10 배로 그리는 것은 전적으로 터무니없는 일입니다. 그것은 여백을 향한 여행 질문을 낮추었다. 구속이 필요합니다!
Andy 일명

답변:


11

좋아하는 후 많은 더 연구, 내가이의 바닥에받은 것 같아요. 실제로 나는이 주제 영역이 상당히 깊다는 것을 알았을 때 바닥에 다다를 것이라고 확신하지만, 나는 약간의 빛을 발산하기에 충분히 가까웠다 고 생각합니다.

기본적인 오해

내 이해의 전환점은 내가 OP에서 이끌어 낸 방정식을 깨달았을 때였 다.

=에이영형1+에이영형β

A는 블록 다이어그램 식 아닌 회로 방정식 . 그것들은 서로 다른 두 가지이며, 서로 간의 번역은 사소하지 않습니다. 번역 단순한 비 반전 연산 증폭기 케이스에 대한 사소한 사실 은 아마도 경고에 대한 함정일 것입니다.

우리는 그것이 왜 중요한지 알게 될 것입니다.

실제로 소음 게인 이란 무엇입니까 ?

잡음 이득 (Op 앰프 회로에서)은 비 반전 (+) 입력에 적용되는 작은 신호로 인한 이득입니다.

잡음은 종종 "입력 참조"로 표시되기 때문에, 지정된 잡음 출력을 생성하기 위해 입력에 존재해야하는 잡음 신호를 의미합니다. 이를 통해 연산 증폭기의 다양한 부분에서 발생하는 노이즈를 하나의 동등한 값으로 "집중"할 수 있으므로 블랙 박스 내부에서 노이즈가 발생하는 위치를 실제로 신경 쓰지 않는 분석을 단순화합니다.

간단한 비 반전 증폭기에서 잡음 이득은 신호 이득과 동일합니다.

여기에 이미지 설명을 입력하십시오

신호가 비 반전 입력에 직접 적용되고 해당 노드에 적용된 작은 차동 전압이 신호와 정확히 동일한 이득을 경험한다는 것을 고려할 때 이치에 맞습니다.

β

여기에 이미지 설명을 입력하십시오

+

=에이영형1+에이영형β

1/β 1/β에이영형β1

β

아래의 반전 증폭기 회로를 고려하십시오.

여기에 이미지 설명을 입력하십시오

이 회로의 블록 다이어그램은 다음과 같습니다.

여기에 이미지 설명을 입력하십시오

아르 자형에프V이자형VV+에이영형β

우리가 볼 수있는 몇 가지 흥미로운 것들이 있습니다 :

  1. V나는나는나는

  2. β

  3. 아르 자형에프아르 자형나는β나는

"노이즈 게인 강제"란 무엇이며 왜 작동합니까?

나는 잡음이 아니라 연산 증폭기의 안정성 / 보상에 관심을 갖기 위해 잡음 이득에 관한이 질문에 들어갔다. " 소음 이득을 강요하는 것은 많은 아날로그 엔지니어들이 알지 못하는 강력한 보상 기술입니다 ." 내 반응은 "음, 재미 있겠다! 아날로그 흑 예술을 좋아한다! 소음 게인은 무엇인가? 어떻게 원하지 않는 일을하도록 강요 하는가?"

에이영형ββ

다시 말해, 비 반전 증폭기에 적용되는 위의 "강제 노이즈 게인"회로는 다음과 같습니다.

여기에 이미지 설명을 입력하십시오

피드백과 입력 블록을 분리하기 위해 동일한 Thevenin 등가 분석을 수행하면 다음과 같은 블록 다이어그램이 나타납니다.

여기에 이미지 설명을 입력하십시오

몇 가지 흥미로운 점을 관찰 할 수 있습니다.

  • 에프

  • 나는에프

  • 나는에프V영형/V나는

여기에 이미지 설명을 입력하십시오

이를 통해 동등한 다이어그램을 제공함으로써 전체 신호 게인 (낮은 주파수에서)의 변화없이 메인 앰프의 게인을 감쇄함으로써 원하는 루프 게인 감소를 달성 할 수 있습니다.

이 정말 뛰어난 비디오 개발 MIT의 후반 교수 제임스 Roberge (35:17에 대해 시작)으로는. 나는 전체 20 강의 시리즈를 보았고 (대부분 두 번 :) 강력 추천했습니다 :)

또한 LTspice에서 노이즈 게인을 직접 플로팅하는 방법을 연구했습니다. SPICE에서 연산 증폭기 회로의 노이즈 게인을 어떻게 확인합니까?를 다음 질문으로 게시했습니다 . .


Scanny, 나는 당신이 다소 포괄적이고 정확하고 예시적인 파생물을 제공했다고 생각합니다. 이 의견을 통해 두 opamp 입력 단자 사이에 저항 Rn 또는 적절한 Cn과 Rn의 직렬 연결을 제공하는 것이 외부 주파수 보상을위한 고전적인 방법 중 하나 (안정성 마진 향상) 중 하나라고 언급하고 싶습니다. 루프 게인이 줄어들 기 때문에 작동합니다. "포워드 댐핑"도 동일한 요소의 영향을 받기 때문에 신호 게인에는 영향을 미치지 않습니다. 그러나 신호 대역폭도 이에 따라 줄어 듭니다.
LvW

또 다른 확실한 질문과 또 다른 확실한 답변. 환상적인. "... 잡음 잡음을 강제하는 것은 많은 아날로그 엔지니어들이 알지 못하는 강력한 보상 기술입니다."링크가 있습니까? 잘 읽을만한 가치가있는 것 같습니다.
efox29

@ efox29 : 여기에 내가 언급 한 두 가지가 있습니다 :) link 1 , link 2 .
scanny

후속 질문 : 그렇다면 간단한 추종자의 소음 이득은 무엇입니까? 단순히 1? 그리고 팔로어의 소음은 어떻게 처리됩니까?
Irenaius

4

1 + 아르 자형에프아르 자형나는에이V영형에이기음아르 자형나는아르 자형아르 자형

노이즈 게인은 신호 게인이 아닌 안정성 기준에 사용됩니다.

다음은 편리한 작은 그래픽입니다.

이득 정의

증폭기의 개방 루프 이득이 매우 높은 경우 폐쇄 루프 이득은 잡음 이득입니다.

다양한 토폴로지에 대한 신호 이득 및 잡음 이득

위의 회로는 회로 C와 동일합니다.

아르 자형나는

증폭기의 폐쇄 루프 이득 정의 :

폐쇄 루프 게인

[최신 정보]

의견에 대한 답변 :

증폭기의 잡음 이득은 특별한 경우가 아니다. 항상 증폭기의 비 반전 이득이며 궁극적으로 증폭기의 폐쇄 루프 이득을 설정합니다.

1 +아르 자형에프아르 자형나는아르 자형에프아르 자형

아르 자형나는

아르 자형나는

소스 자료 .


나는 당신이 여기 흔적에서 뜨겁다 고 생각합니다. Peter :) 몇 가지 : (1) C가 반전 증폭기이므로 그림 1.9에 회로가 ​​표시되어 있지 않다고 생각합니다. 그것은 대답의 타당성을 바꾸지는 않지만 미래 독자를 오도 할 수 있습니다. (2) 나는 믿는다1 + 아르 자형에프아르 자형나는아르 자형나는

3

노이즈 게인은 반전 입력에서 접지까지의 "보이지 않는"커패시턴스 (즉, 입력 기생 커패시턴스)와 함께 (매우 중요하게) 커패시턴스와 함께 피드백 저항에 의해 노이즈 (op-amp의 입력 내부)가 증폭되는 방식입니다. 표준 비반 전형 증폭기를 고려하십시오.

여기에 이미지 설명을 입력하십시오

일반적으로 출력 전압은 와 같다고 가정합니다V나는×1+아르 자형2아르 자형1

여기에 이미지 설명을 입력하십시오

추가 된 두 가지 구성 요소는 반전 입력의 누설 커패시턴스와 모든 연산 증폭기 입력 내부의 내부 노이즈 소스입니다.

잡음 (및 신호)의 관점에서, 이득은 R1에 걸쳐 추가 된 커패시터에 의해 증가합니다. R1은 커패시터의 리액턴스에 의해 분류된다 (고주파에서). 이것은 신호 게인과 잡음 증폭이 증가한다는 것을 의미합니다.

따라서이 이야기의 마지막 부분은 보드 플롯입니다.-

여기에 이미지 설명을 입력하십시오

DC에서 위로 올라가면 증폭은 기존의 이득 즉 1 + R2 / R1에 의해 결정되며, 어느 시점에서 C1은 점차적으로 R1을 분로하기 시작하고 주파수에 따라 이득이 증가합니다. 이 상승 이득은 개방 루프 응답을 충족 할 때까지 계속되고 개방 루프 이득이 떨어지면 자연스럽게 떨어진다.

이것이 비 반전 연산 증폭기 회로에 적용될 때 잡음 이득에 관한 것입니다.


1

나는 그들이 읽은 모든 명령들과 꽤 혼동되었습니다. 왜냐하면 그것들은 특정 유형의 회로에만 적용되기 때문입니다.

나는 이것이 이것을 이해하는 가장 쉬운 방법이라고 생각하며 모든 시나리오에서 작동합니다.

  1. 중첩 정리에 따라 소스를 단락 또는 개방 회로로 교체하십시오.
  2. 연산 증폭기의 비 반전 입력을 분리하고 노이즈 전압 소스 를 직렬로 삽입 하십시오.
  3. 노이즈 게인은 해당 노이즈 전압 소스에서 출력까지의 게인입니다.

따라서이 회로의 경우 :

인 버팅 및 비인 버팅 입력 사이에 저항이있는 인 버팅 증폭기 회로도

  • 신호 게인은 10/2 = 5 × ≈ +14 dB입니다.
  • R eq = 1kΩ || 2 kΩ || 10kΩ = 625Ω

이 회로로 변경하십시오.

비 반전 입력과 직렬로 노이즈 전압 소스가있는 반전 증폭기 회로도

  • 잡음 이득은 10 / (2 || 1) = 15 × ≈ +24 dB입니다.

예 :


0

"노이즈 게인"이라는 용어는 연산 증폭기 내부의 등가 노이즈를 비 반전 단자로 지칭하는 관례에서 비롯됩니다. 예를 들어, 연산 증폭기의 전압 잡음은 루트-헤르츠 당 볼트 단위로 비 반전 단자와 직렬로 동등한 등가 전압 소스로 변환됩니다. 이를 통해 대역폭을 계산하여 비 반전 게인을 곱하여 출력 노이즈를 계산할 수 있습니다.

우세한 극으로 증폭기의 대역폭을 계산할 때 "노이즈 게인"또는 비 반전 입력에서 보이는 게인을 사용해야합니다. 이런 식으로 대역폭은 단순히 노이즈 게인에 비해 GBW 제품입니다.

그것은 기본적으로 그것입니다. 잡음 이득은 비 반전 터미널의 이득입니다. 인 버팅 증폭기에서 신호 이득은 다르지만 대역폭과 노이즈는 + 단자에서 출력으로의 비 반전 이득으로 계산됩니다.


이것이 두 번째 회로에서 잡음 이득과 신호 이득의 차이를 어떻게 설명 할 것인가? 신호가 비 반전 터미널에 적용되고 20 (소음 게인)이 아닌 10 (신호 게인)의 게인을보고 있습니다.
scanny

차이가 보이지 않습니다. 왜 잡음 게인이 20이라고 생각하십니까? 신호 게인은 10이고, 노이즈 게인은 10입니다. 반전 증폭기 인 경우 신호 및 노이즈 게인이 다를 수 있습니다.
John D

그 회로의 잡음 이득은 40dB (100)이고 (20이 아닌 죄송하지만 내 dB가 섞여 있습니다.) 그러나 확실히 10이 아닙니다. 이것이 대역폭이 1이 아닌 20 년 동안 감소한 이유입니다. 이득은 원래 (. 그것은 흥미로운 디자인 현명한 만드는 것 또한의) : 내 질문에 상승 준 그 회로에 동일하지 않습니다
scanny

이상적입니다. 이상적인 연산 증폭기의 경우 Rn은 아무것도하지 않으며 노이즈 게인은 신호 게인과 동일합니까? (+와-입력 사이의 0 볼트.) 실제 연산 증폭기의 경우 +와-단자 사이에 저항을 추가하여 효과가 있지만, 직관적으로 비 반전 터미널을 순서대로 노이즈 게인 = 100을 나타내는 시안 추적을 어떻게 얻었습니까?
John D

흥미롭지 않습니까? 그것은 주말 내내 수수께끼를 지켰다 :) 나는 그것이 실제 대 이상과 관련이 없다고 생각한다. 않습니다 하지만 DC 분석 대 AC 분석을해야 할 것 같다. 피드백 분율 (짧은 독립 V 소스 V_sig)의 AC 분석을 수행하면 90k / .909k = 100 (40dB)과 함께 정확한 결과를 얻을 수 있습니다.
scanny

0

반전 구성과 관련하여 "Rf와 Rin은 β와 Ti 블록 표현에 모두 나타납니다. 이것은 피드백 네트워크와 입력 감쇠 네트워크 사이의 상호 의존성을 반영합니다. 따라서 임피던스 중 하나를 변경하면 신호와 신호가 모두 변경됩니다. 기존 피드백 네트워크 구성 요소의 값을 변경하여 개별적으로 수정할 수는 없습니다. "

그러나 나는 가능하다고 생각합니다.

Rn 보상 인버터

Rn 보상 인버터

인버터 블록도

인버터 블록도

폐회로 이득은

폐회로 이득은

입력은 입력은

β는 : β는 :

보상은 보상없이

보상은 보상없이

소음 게인은 다음과 같습니다.

소음 게인은 다음과 같습니다.

대신에:

대신에:

결론 : 인 버팅 구성의 신호 게인에 ​​영향을주지 않고 노이즈 게인을 수정했습니다.

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.