10G 이더넷은 실제로 어떻게 가능합니까? [닫은]

10 기가비트 이더넷은 매초 100 억 비트가 전송된다는 것을 의미하지만 이것이 실제로 어떻게 가능한지 이해하지 못합니다 (100G 이더넷은 물론). 오늘날 가장 빠른 CPU는 ~ 8GHz에서만 실행되지만 전송에 CPU가 필요하지 않더라도 여전히 문제가있는 것 같습니다.

10G에서 각 비트는 100 피코 초 동안 만 지속되며, 그 기간 동안 게이트 지연이 문제가된다고 생각합니다. 각 비트에 대해 라인을 높거나 낮게 설정하는 것만 큼 간단하지는 않습니다. 복잡한 이더넷 파형을 출력하려면 수백 개의 트랜지스터가 필요합니다.

파형을 매우 빠른 속도로 샘플링해야하고 ADC를 사용하는 경우 훨씬 더 많은 지연이 발생하기 때문에 수신 측에서는 더 많은 문제가있는 것 같습니다.

이 답변을 추적하는 데는 몇 가지 다른 링크가 필요했지만 다음과 같이 요약됩니다
.
2. 초당 800 메가 심볼.
3. PAM16을 사용하면 레인 당 보드 당 4 비트로 변환되는 16 개의 심볼이 사용됩니다.

이 정보가 제공되면 4 비트 * 800Mhz * 4 레인이 나오므로 12800Mb / s 또는 12.8Gb / s가됩니다. 오류 수정 및 기타 오버 헤드 인코딩으로 인해 10Gb / s 만 얻을 것으로 예상합니다.

와이어 자체는 800 MHz의 주파수에서만 기호 또는 진폭을 변경하고 있습니다. 트랜지스터의 스위칭 속도 측면에서 볼 때 매우 중요합니다.

이제 10Gb 이더넷이 전부입니다. 그들이 100Gb 이더넷을 위해 그것을하는 방법은 조금 더 걱정거리입니다. 이를 위해 실제로 주파수를 10.3GHz 또는 25GHz 로 펌핑하는 것으로 보입니다 . 이런 젠장? 여기를 참조 하십시오그 테이블을 위해. 주파수 차이는 선택한 구리 쌍 데이터 레인의 수로 인해 발생합니다. 실제로이 25GHz 이더넷을 구리로 만들 었는지 여부는 흥미로울 것입니다. 그들이 단지 그것을 명세 한 것일 수도 있습니다. 이러한 주파수에 도달하기 시작하면 케이블이 매우 짧거나 수백 개의 광선을 단일 광섬유로 보낼 수있는 광섬유로 전환하면됩니다. 그런 식으로, 당신은 미친 속도로 갈 필요가 없습니다, 당신은 소스에서 데이터를 병렬화하고 대상에서 데이터를 분리합니다.

더 자세히 살펴보고 싶다면 https://en.wikipedia.org/wiki/10_Gigabit_Ethernet#Copper
https://en.wikipedia.org/wiki/Pulse-amplitude_modulation
http://www.cablinginstall.com/ articles / print / volume-15 / issue-7 / features / technology / twisted-pair-options-for-10-gigabit-ethernet.html
https://en.wikipedia.org/wiki/Differential_signaling

10G 이더넷 (다른 답변에서 설명한 바와 같이)은 10GHz에서 신호 전이를 수행하지 않으며, 10Gb / s를 달성하기 위해 4 쌍에 걸친 다중 레벨 인코딩을 사용합니다.

그러나 10 기가비트 직렬 트랜시버는 고속 칩에서 일반적입니다. 예를 들어 PCIe, USB3.1, Thunderbolt 및 유사한 프로토콜은 모두 개별 쌍에서 10gbit / s 직렬 속도를 사용합니다.

"대량"논리가 해당 데이터 속도를 유지할 수없는 것이 맞습니다. 확실히 CPU 코어는 그 주파수에서 작동하지 않지만 PCIe 인터페이스와 같은 것을 구현하는 로직조차도 그 속도로 작동 할 수 없습니다. 대신 전용 고속 SERDES를 사용합니다.

데이터는 넓은 병렬 버스에서 IC로 라우팅됩니다. 전용 하드웨어는 입 / 출력 근처에서 직렬-병렬 또는 병렬-직렬 변환을 수행합니다. SERDES는 최소한의 실제 논리를 수행합니다. 송신기는 매우 간단합니다. 고속 직렬 데이터 클록과 병렬-직렬 논리를 생성하는 PLL이 있습니다. 수신기는 더 복잡하며 수신 데이터에서 클럭 복구를 수행하고 비트를 올바르게 그룹화하기 위해 프레임을 감지해야합니다. 대체로 아주 작은 로직 만 초고속으로 작동해야합니다. 그렇습니다. 전이를 통한 전파 지연은 매우 중요하며 모든 신호가 올바르게 정렬되도록 회로를 신중하게 설계해야합니다.

10 기가비트 / 초 이더넷 링크의 제비 (예 : 10GBASE-SR 또는 10GBASE-LR 참조 실제로 광학 있습니다 https://en.wikipedia.org/wiki/10_Gigabit_Ethernet을 )도 있지만 10GBASE-T를 (8P8C 트위스트 페어 케이블을 통해 @horta가 설명하는 'RJ45') 커넥터. 내가 아는 한 광학 변형에 비해 배가 고프다.

CPU (또는 메모리)에서 이더넷 카드로의 데이터 전송은 일반적으로 x86 기반 컴퓨터의 PCIe 버스를 통해 이루어집니다. PCIe Gen 1 레인의 사용 가능한 데이터 전송 속도는 2Gbit / s 초입니다 (8/10 비트 인코딩 후). 8 레인의 이론상 최대 값은 16GBit / s (방향 당)이며 10GBit / s 이더넷의 단일 포트를 구동하기에 충분합니다.

CPU는 RAM에 전송 될 데이터를 입금 한 다음 네트워크 카드에 DMA (pick up)를 지시하고 수신을 위해 마찬가지로 버퍼를 할당하고 버퍼가 발생할 때 인터럽트를 생성 할 때 네트워크 카드에이를 알려줍니다. )이 채워졌습니다. RAM에 대한 대역폭은 일반적으로 PCIe 버스의 대역폭보다 훨씬 큽니다.

오늘날 우리는 레인과 방향 당 약 8GBit / s의 사용 가능한 데이터 속도를 가진 PCIe Gen 3을 광범위하게 사용할 수 있습니다. 16 레인 슬롯은 이론적으로 100GBit / s 이더넷에 충분한 128GBit / s를 처리 할 수 ​​있습니다 (PCIe Gen 4는 최근 공식적으로 발표되었습니다).

따라서 PC 내에서 높은 처리량을 달성하기위한 '트릭'(엄격한 신호 속도로 갈 필요 없음)은 병렬 버스 (RAM) 또는 다중 직렬 레인 (PCIe)을 사용하는 것입니다.

내용은 100 기가비트 / s의 이더넷 하나는 일반적으로 25 GBaud 신호 속도 (100GBASE-SR4, 100GBASE-LR4, 100GBASE-CR4) 네 개의 링크가 있습니다, 또한 10 기가비트 / S의 열 링크 케이블 (예 : 섬유 쌍)에 대한 표준이 있습니다 (100GBASE-CR10, 100GBASE-SR10, 100GBASE-CR10). 장거리 링크의 경우 4 개의 파장 (100GBASE-CWDM4)을 사용하거나 2 개의 편광 모드와 QPSK (100GBASE-ZR)를 사용하는 단일 파이버 만 사용하는 표준도 있습니다.

장거리 링크를 통한 초고속 링크 (예 : 광섬유 쌍당 20 테라 비트 / s 의 Marea 대서양 횡단 케이블 )의 경우 하나는 밀도가 높은 것으로 알려진 광섬유 및 증폭기의 사용 가능한 파장 대역에 가능한 한 다른 파장의 송신기를 여러 개 포장합니다. 파장 분할 다중화 (DWDM). 이러한 멀티플렉서 / 디멀티플렉서는 일반적으로 코어의 광학 전용 장치이며 전자적으로 병렬 처리 될 수있는 여러 개의 낮은 대역폭 스트림에 의해 공급된다는 점에 유의하십시오.

20 테라 비트를 달성하기 / 한 후, 각 클록 사이클에서 다수의 진폭 및 위상이 전송 될 수있는 이용 고급 변조 기술 (I는에 64QAM을 보이면서 갖는다이야 백서 10GBASE-T 표준과 유사)에 따라서, 클록 사이클 당 다중 비트를 전송 @horta에 의해 설명됩니다.