지면을 연결하기위한 비아 배치

PCB 레이아웃에 대한 접지 관행에 대해 많이 궁금했습니다. 그것에 관한 첫 번째 질문은 비아를 다루는 것입니다. 양쪽에 접지면이있는 단순한 2 레이어 PCB에는 일반적으로 두 구리 타설 사이에 최소한의 임피던스로 연결하기 위해 몇 또는 몇 개의 비아가 배치되어 있음을 알았습니다.

그러나 RF 보드에서 비아 배치는 훨씬 더 신중 해 보이며 이것 뒤에 숨겨진 이론에 대해 궁금합니다. 접지면을 연결하는 비아는 종종 RF 트레이스와 경계를 이룹니다. 이 차동 공면 도파관 예를 참조하십시오.

또한 PCB 접지에 대한 두 번째 질문이 있습니다. 접지면을 서로 "격리"하는 것이 언제 적절한가요? 그리고 하나의 레이어에 접지면 (상단이라고하자)이 서로 격리되어 있으면 두 접지면이 비아를 통해 바닥의 동일한 접지면에 연결될 때 어떻게 도움이됩니까? 이러한 격리 된지면이있는 경우 비아 배치가 위의 경우와 다른가?

참고 : 나는 가능한 중복 알고 있어요 여기 하지만이 답변에 만족 아니에요 내 질문에 자세한 내용을 요청합니다 생각합니다.

정보 주셔서 감사합니다.

당신이 보여준 레이아웃은 CBCPW ( Copper-backed Coplanar Waveguide)와 비슷합니다. 즉, 도파관의 접지 귀환은 동일 평면상의 접지 (접지가 신호 트레이스와 동일한 레이어에 채워짐)뿐만 아니라 평면 레이어의 신호 레이어 바로 아래에 있음을 의미합니다. 이 구조는 데이터 속도가 20Gb / s를 초과 할 때 디지털 시스템에서만 사용된다는 점에서 상당히 난해합니다.

Rogers Corp 엔지니어 의 Microwave Journal 기사 에서 CBCPW와 microstrip의 차이점에 대한 합리적인 논의가 무엇인지 알았습니다 .

이 기사는 CBCPW가 약 25GHz 이상에서 마이크로 스트립에서 방사선 손실이 중요 해지는 주파수에서 마이크로 스트립보다 손실이 적다는 것을 보여줍니다. 이는 왜 CBCPW가 낮은 주파수에서 널리 사용되지 않는지를 설명합니다.

귀하의 질문을 해결하기 위해이 기사에서는 CBCPW 구조의 비아 접지에 대한 특별한 요구 사항을 지적합니다.

적절한 접지를 위해 CBCPW 회로는 비아를 사용하여 상층 동일 평면 접지면과 하층 접지면을 연결합니다. 이들 비아의 배치는 원하는 임피던스 및 손실 특성을 달성 할뿐만 아니라 기생 파 모드를 억제하는데 중요 할 수있다.

이것은 기본적으로 동일 평면 접지와 배킹 접지 사이에 빈번한 스티칭 비아가 없으면, 전력이 바람직하지 않은 전파 모드로 전달 될 수 있으며, 이는 과도한 삽입 손실 또는 전송 라인 특성의 강한 분산을 야기 할 수 있음을 의미한다.

1 부 : 윗면 접지면의 긴 슬롯은 슬롯에 수직으로 흐르려고하는 전류의 방출 및 픽업 측면에서 안테나 역할을 할 수 있습니다. 슬롯은 일종의 "부정 와이어"로 생각할 수 있습니다. 자세한 내용은 여기를 참조하십시오 .

상부 접지면의 한 조각에서 다른 접지면 (RF 추적에 수직으로 흐르는)으로 이동하려고하는 고주파 전류는 조각들 사이의 갭의 경계 주위로 흐르게됩니다. 이제 슬롯의 길이가 전류 파장의 절반과 같으면 어떻게되는지 고려하십시오. 슬롯 양단의 전압은 슬롯 끝 (피스가 연결된 위치)에서 제로가되지만 슬롯 양단의 전압 차이는 슬롯 중앙에서 가장 높습니다. 마찬가지로, 슬롯 (슬롯을 가로 지르는 전류)은 슬롯 중앙에서 0으로 강제되지만 슬롯 끝에서는 최대입니다. 이것은 일반적인 반 파장 와이어 안테나의 전기 "이중"으로, 중앙에서 전류가 최대이고 끝에서 전압이 최대입니다. 슬롯과 와이어는 안테나와 동일하게 효과적입니다.

슬롯의 양쪽을 다른 쪽의 단단한 접지면에 연결하는 다중 비아는이 슬롯 안테나를 "짧게"연결하여 문제를 해결합니다.

2 부 : 시스템 레벨 접지 평면에 한 지점에서 연결된 보드의 특정 "잡음"서브 시스템 (또는 특히 "조용한"서브 시스템)에 대한 독립적 인 접지 평면 서브 시스템 내부의 신호에 대한 리턴 전류를 보드의 해당 영역으로 제한하여 보드의 다른 서브 시스템에 영향을 미치지 않도록합니다.

예를 들어, 고해상도 ADC와 그에 업스트림 된 일부 아날로그 신호 컨디셔닝 회로가있는 마이크로 프로세서 기반 데이터 수집 시스템이 있다고 가정합니다. 아날로그 회로를위한 접지면 하나와 마이크로 프로세서 및 그 결정 및 기타 디지털 주변 장치 (예 : 큰 플래시 메모리 칩)를위한 접지면 하나를 생성하고 이들 각각을 시스템 접지면 (또는 서로)에 연결할 수 있습니다. 한 점만. 이는 민감한 아날로그 회로를 위해 크리스털의 고주파 노이즈와 마이크로 프로세서의 다른 고속 스위칭 디지털 I / O 신호를 접지면 밖으로 유지합니다. 제조업체가 고해상도 ADC 및 DAC 칩을 위해 생산하는 평가 보드의 레이아웃을 보면이 점을 알 수 있습니다.

CPW 또는 Coplanar Wavequide에서 RF 에너지는 기판 상단의 도체 사이에 있습니다. 이는 접지면에 접근하기 어렵고 거리가 매우 짧은 반도체에서 일반적입니다. PCB의 경우 최하위 접지가 필요하며이를 접지 된 공면 도파관 (CPWG) 또는 도체 지원 공면 도파관 (CBCPWG)이라고합니다. 비아 간격은 RF 에너지가 누출 될 수없는 가상 벽을 만드는 것입니다. 주파수가 높을수록 파장이 짧아지고 비아가 서로 더 가까워 야합니다. 다음은 14-21 페이지의 다른 보드를 테스트하여이를 보여주는 논문에 대한 링크입니다.

http://mpd.southwestmicrowave.com/showImage.php?image=439&name=Optimizing%20Test%20Boards%20for%2050%20GHz%20End%20Launch%20Connectors