모든 제조업체 나 모든 제품군에 대해 말할 수는 없지만 25 년 이상 Maxim Integrated Products에서 애플리케이션 엔지니어로 근무했습니다.
문제의 제품이 일종의 ADC이므로 최종 테스트 중에 패키징 후에 수행되는 내부 조정이 많이있을 것입니다. (예 : 바이어스 트림, 기준 조정, 선형성 등) 패키지 후 최종 테스트 프로그램은 회사 기밀 인 비밀 "테스트 모드"명령을 사용합니다. (당신이 주요 / 전략 / 핵심 고객이라면 NDA 하에서 사용 가능할 수도 있지만 저와는 달리 비즈니스 관리자와 대화를하고있을 것입니다.)
TSSOP에서 칩을 제거하고 리드 프레임 (일반적으로 전도성 에폭시 본드)에서 칩을 제거하면 칩이 설계 한계를 넘어서 기계적 응력을 받게됩니다. 이것은 성능을 영구적으로 저하시킬 가능성이 높습니다. 최신 IC 설계는 MEMS 기술을 사용하여 패키지 내부의 기계적 응력을 완화합니다. 칩의 기계적 힘으로 인해 성능이 저하 될 수 있습니다. ADC 칩에서 적절한 20 비트 (또는 12 비트) 성능을 얻으려고한다면, 그러한 종류의 기계적 폭력에 노출되면 선형성이 손상되어 전체 운동이 무용지물이 될 수 있습니다.
순수한 디지털 칩을 쓰러 뜨리는 것을 피할 수는 있지만, 정밀한 아날로그를 위해서는 다시 생각해 보라고 강력히 권합니다. 방금 온라인 제품 선택 가이드 (정밀 ADC)를보고 4mm2보다 작은 12 비트 / 16 비트 SAR ADC를 발견했습니다 (유일한 요구 사항). 여기에는 WLP Wafer Level Packged 부품이 포함됩니다.이 부품은 베어 다이에 매우 가깝지만 다루기가 조금 더 좋습니다.