이 회로에 한계 전압 레벨 문제가 있습니까?

여기에 설명 된 문제에 대한 연구 로 Maxim 이이 회로 를 발견 했습니다 .

이것은 클럭 배가이며, 입력 주파수가 매우 잘 정의되어 있기 때문에 필자의 경우에는 정말로 적합해야합니다.

그러나 데이터 시트를 살펴보면 MAX9010이 TTL 레벨을 출력하는 반면 74VHC86은 CMOS 레벨 (0.7 * Vcc)을 수용한다는 것을 알았습니다. 일반적으로 CMOS 출력이 5V에서 작동하는 고속 비교기를 찾을 수 없습니다.

이 문제에 특별한주의를 기울여야합니까-회로가 올바른 클럭을 생성하지 못하는 조건은 무엇입니까?

회로에 대한 일반적인 피드백을 줄 수 있습니까? R1 = 1k 및 C1 = 15pF에서 21.47727 MHz에서 42.95454 MHz로 두 배가 올바르게 작동해야한다는 평가 (실제로 프로토 타이핑 및 조정이 필요함).

PS 지난 날 나는 시계를 관리하기위한 많은 디자인을 검토했으며, 내 느낌은 그것들이 일종의 "마케팅 기사"이며 직접 적용에는 적합하지 않다는 것입니다. 따라서 전파 지연, 주파수 범위 등으로 인한 단점 은 대상 조건에 대한 모델링 및 적절한 시뮬레이션 없이 직접 말한 것을 구현하는 것은 실제로 나쁜 생각 입니다.

업데이트 : 이 회로는 이상적인 조건에서 작동하도록 설계된 이상적인 설계라고 생각했습니다. 실생활에 구축되면 다음 영역에 투자하지 않으면 제대로 작동하지 않습니다.

1. 전원은 최대한 깨끗해야합니다. 파워 레일의 노이즈로 인해 전압 분배기의 레벨이 변동하여 비교기의 출력에서 ​​스파이크가 발생하고 오 탐지가 발생합니다.
2. 비교기는 스위칭시 양의 입력에서 분압기 (기준 전압)로부터 일부 전류를 싱킹 할 수있다. 기준점도 약간 변경 될 수 있습니다.
3. 이러한 작은 정전 용량을 갖는 RC는 주변 및 기타 EMI의 정전 용량에 영향을받으며, 튜닝 된 듀티 사이클을 변경하거나 (최상의) x2 곱셈 단계 오작동을 일으킨다.

또한 MAX999를 사용하여이 회로를 만들었지 만 LTSpice 모델 에 결함이 있습니다. Maxim 지원팀에 의해 확인 되었으면 좋겠다.

대신 ICS501을 고려하여이 디자인을 삭제하려고합니다.

그러나 데이터 시트를 살펴보면 MAX9010이 TTL 레벨을 출력하는 반면 74VHC86은 CMOS 레벨 (0.7 * Vcc)을 수용한다는 것을 알았습니다.

그것은 좋은 장소이고 나는 당신에게 동의합니다. 어쩌면 당신은 자신의 회피 회로에 대해 Maxim에게 알려야합니다. 부끄러운 줄 아세요.

이 문제에 특별한주의를 기울여야합니까-회로가 올바른 클럭을 생성하지 못하는 조건은 무엇입니까?

예, 74 시리즈의 전원 레일을 낮추지 않으면 서 두 칩을 함께 사용할 수 없습니다. 아마도 MAX999를 시도해보십시오. 전파 시간 (4.5ns)에서 약간 빠르지 만, 중요한 것은 출력의 레일에 부딪 히므로 74 칩을 구동 할 것입니다.

필요한 지연 시간은 25nS입니다. 지연을 제공하기 위해 74HC86 패키지의 다른 게이트 중 두 개 또는 세 개 모두를 사용하도록 회로를 단순화하는 것을 고려할 것입니다. 공칭 Tpd는 5v에서 11nS이며 15pF입니다. 추가 용량 성 부하가 없으면 지연이 약간 줄어 듭니다. 지연은 레일 전압의 영향을 많이 받으므로 레일이 잘 조절 된 경우에만이 방법을 사용하십시오.