5ns 펄스 연장

비동기식 비교기에서 나오는 펄스 폭이 5 ns입니다. 이 맥박을 세려고합니다. 현재 마이크로 컨트롤러 (dsPIC33FJ)에는 최소 10 ns 펄스 폭의 최소 사양을 가진 비동기 카운터가 내장되어 있습니다.

이 5ns 펄스를 연장 / 연장하여 카운터에서 읽을 수있는 옵션은 무엇입니까? 다른 마이크로 컨트롤러로 전환하거나 더 적합한 프런트 엔드 카운터를 사용할 수 있지만 수동 / 간단한 회로를 대신 사용하는 것이 좋습니다. 이게 가능해?

내가 지금까지 조사한 내용 :

1. 나는 출력 신호와 접지 사이에 .1uF 커패시터를 연결하려고 시도했지만 방전이 느려질 것을 기대했지만 신호가 심하게 왜곡되었다. 더 낮은 값을 사용할 수 있습니까?

2. 샘플을 연구하고 IC를 보유했지만 찾을 수있는 가장 짧은 획득 시간은 약 200ns로 내 응용 분야에 적합하지 않습니다.

74LV123 과 같은 재 트리거 가능한 단 안정 멀티 바이브레이터 는 귀하의 요구 사항을 잘 충족시킵니다.

• 3 볼트 작동시 최소 펄스 폭 3.0ns, 5 볼트에서 2.5ns
• 외부 R / C에 의해 구성된 출력 펄스 폭 (일반적으로 470 마이크로 초)
• 리 트리거 시간 45ns (3 볼트) ~ 40ns (5 볼트).

표준 로직 IC이며, 복잡성이 거의 없으며, 다른 펄스 소스를 늘려야 할 경우를 대비하여 패키지에는 두 개의 단 안정이 있습니다.

이 부품은 TSIP뿐만 아니라 DIP로도 제공되므로 브레드 보드 및 생산 옵션이 가능합니다.

이것이 도움이 되었기를 바랍니다.

다음은 몇 가지 조건을 가진 간단한 포지티브 펄스 들것입니다.

트랜지스터의 이득은 출력을 빠르게 상승시킬 것이지만 RC 시정 수에 따라 다시 접지로 감쇠합니다.이 예에서는 47ns입니다.

문제 중 하나는 BE 전압 강하를 견딜 수 없다는 것입니다. PIC 입력이 보장 된 최고 값을 위해 Vdd의 80 %를 필요로하고 프로세서가 3.3V에서 실행되는 경우 OUT이 2.6V보다 높아야 높은 것으로 해석됩니다. 그러나 IN이 3.3V 논리 신호이고 700mV BE 드롭을 가정하면 OUT은 처음에는 최대 2.6V까지 올라갑니다.

PIC 최소 로직 하이 임계 값이 낮거나 IN이 더 높은 전압 인 경우이 회로를 계속 사용할 수 있습니다. 일부 33F 부품의 일부 입력은 5V 허용입니다. IN을 5V 논리 신호로 정렬하고 5V 허용 입력을 사용할 수있는 경우, 펄스보다 긴 시간 동안 라인을 높게 유지하기 위해 시간 상수에 충분한 마진을 갖게됩니다.

OUT이 펄스 피크에서 3.3V로 갈 수 있고 PIC의 로직 하이 입력이 2.6V 인 경우이 회로는 펄스를 약 1/2 시간 상수 또는 약 24ns 이 예.

맥박이 얼마나 자주 발생합니까? 카운터가 펄스 대신 상승 및 하강 에지를 모두 계산할 수 있습니까?

펄스가 자주 발생하지 않으면 T-Flip-Flop의 클록 입력으로 펄스를 보내십시오. 펄스를 얻을 때마다 TFF 출력이 토글되어 에지를 만듭니다. 펄스는 MCU가 다음 에지가 들어 오기 전에 에지를 등록 할 시간을 갖도록 충분히 떨어져 있어야합니다.

MCU가 상승 및 하강 에지 모두에서 작동 할 수없는 경우 두 개의 카운터 (하나의 상승 에지, 하나의 하강 에지)를 사용하거나 두 펄스마다 카운트 할 수 있다는 것을 받아 들일 수도 있습니다.

프로그램 지연 라인은 당신이 계신해야한다. 5ns에서 500ns 사이의 5ns 펄스를 늘릴 것입니다. 위의 것은 DigiKey에서 재고가 없지만 데이터 시트는 이론을 보여주기 위해 잘 읽었습니다. 다음 은 Linear의 재고 중 하나 이며 원하는 것을 수행해야합니다.

여기에 매우 간단한 펄스 들것이 있습니다. NC7SZ58P6X 범용 로직 게이트를 사용하여 OR 게이트를 구현할 수 있습니다. 사양 시트는 5v에서 4.3nS 최대 전파 지연을 보여줍니다.

^{이 회로 시뮬레이션 – CircuitLab을 사용하여 작성된 회로도}