IC 내부의 다이 / 웨이퍼는 얼마나 두껍거나 얇습니까?


11

0.3mm의 얇은 패키지가있을 수 있으므로 실제 다이 / 웨이퍼가 얼마나 얇은 지 궁금합니다. 패키지 상단과 하단에도 유용한 두께가 필요할 것으로 생각되므로 다이에 얼마가 남아 있습니까?


Downvoter 왜 알 수 있습니까?
Federico Russo

1
약간 모호하기 때문에 투표가 중단 된 것 같습니다.하지만 누가 알았습니까? 또한 좀 더 읽기 쉽게 편집 할 것을 제안했습니다.
Garrett Fogerlie

@FedericoRusso : Stack Exchange 웹 사이트입니다. downvotes는 일부 사람들의 모드에 따라 다릅니다.
3bdalla

@FedericoRusso : downvote의 한 가지 이유는 귀하의 질문에 귀하가 직접 조사한 힌트가 없다는 것입니다. " ... 그래서 나는 궁금해했다 ... "이것처럼 들리며 누군가에게 당신이 그것을 찾는 귀찮은 것을 구하기 위해 답을 쓰라고 결정했습니다. 이 경우 사이트의 작동 방식을 잘 이해하고 있기 때문에이 경우 높은 담당자가 귀하에게 불리하게 작용할 수 있습니다.
트랜지스터

답변:


14

~ 700µm (0.7mm)로 매우 얇아 상한에 가깝습니다. 약 100µm (0.1mm) 정도는 얇아집니다. 그러나 크기는 패키지, 품질, 가격 및 웨이퍼의 전체 크기와 같은 여러 가지 사항에 따라 크게 다릅니다.

업데이트 추가 연구 후에, 나는 특정 응용 프로그램을 위해, 웨이퍼가 50 ㎛ 얇은로 될 수 있음을 발견했다.

패키지 상단과 하단에도 유용한 두께가 필요할 것으로 예상되므로 다이에 얼마가 남아 있습니까?

엄청나게 적은 양,이 그림과 다른 것을 아래에서 살펴보십시오.

Yamaha YMF262 오디오 IC 캡슐화 해제 고품질 탈피 표면 실장 Yamaha YMF262 오디오 IC 사진

Wiki 에 따르면 웨이퍼의 크기에 따라 다릅니다 .

  • 2 인치 (51mm) 두께 275 µm.
  • 3 인치 (76mm) 두께 375 µm.
  • 4 인치 (100mm). 두께 525 µm.
  • 5 인치 (130mm) 또는 125mm (4.9 인치). 두께 625 µm.
  • 150mm (5.9 인치, 일반적으로 "6 인치"라고 함). 두께 675 µm.
  • 200mm (7.9 인치, 일반적으로 "8 인치"라고 함). 두께 725 μm.
  • 300mm (11.8 인치, 일반적으로 "12 인치"라고 함). 두께 775 μm.
  • 450mm (17.7 인치, 일반적으로 "18 인치"라고 함). 두께 925μm

기본적으로 그들은 약 0.6mm 두께 (평균)의 실리콘 슬라이스를 갈아서 부드럽게하고 에칭 한 후 뒷면을 갈아냅니다.

여기서 볼 수있는 좋은 비디오의 실리콘 웨이퍼가 어떻게 만들어 지는지 . 칩이 어떻게 캡슐화되지 않는지 보려면 Chris Tarnovsky의 비디오 위성 TV 스마트 카드를 리버스 엔지니어링하는 방법을보십시오 .

칩을 캡슐화 해제하고 이미지와 다이의 프로빙에 관심이 있다면 FlyLogic의 블로그 에는 멋진 게시물과 멋진 사진이 있습니다!

캡슐화되지 않은 칩 몇 장,

머신 디 캡슐 레이션 된 ST 마이크로 칩 플라이 로직 디 캡슐 레이트 표면 실장 IC 사진 CGI 내부 볼 게이트 어레이 IC 여러 개의 캡슐화 해제 된 대형 프로세서 IC 다이어그램

다음 2 개의 이미지는 ADXL345 3mm × 5mm × 1mm LGA 패키지입니다. 첫 번째는 측면 엑스레이입니다. X-ray는 밀폐 캡이있는 별도의 ASIC 다이와 MEMS 다이의 존재를 분명히 보여줍니다. 장치의 내부 구조는 두 번째 이미지에서 캡슐화되지 않은 장치의 SEM 현미경 사진에서보다 명확하게 볼 수 있습니다. ADXL345 패키지 X- 레이 ADXL345 패키지 SEM 현미경 사진


마지막 사진은 정말 멋지다. 나는 모든 Au 본드 와이어가 다공성 기판에 직접 보이는 것처럼 보이는 것을 이해하는 데 어려움을 겪고 있습니다. 이 일은 어떻게 외부 세계와 소통합니까?
jbord39

@ jbord39 부품이 아직 캡슐화되지 않았을 수도 있지만 이러한 연결은 실제 칩의 접점 일 수 있습니다. 회로도, 35/40
Garrett Fogerlie

5

공칭 웨이퍼 (명세)는 명목상 720μ, 금속층에 대한 추가 처리는 7μ를 추가 할 수 있습니다. 두께에 약간의 차이가 있습니다. 일부 장치는 백 그라인딩 (back-grinding)으로 알려진 공정을 통해 얇아 지지만 그 두께는 일반적으로 총 두께 300μm에 불과합니다. 이는 이미지 센서 모듈 (다이 만 사용하는 경우-다이는 패키징되지 않음)과 같이 두께가 중요한 경우 또는 플래시 메모리의 조합과 같이 한 다이가 다른 다이 위에 배치되는 스택 된 다이의 경우에 사용됩니다. 및 모바일 핸드셋에 사용되는 DRAM.

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.