디지털 장비가 왜 아날로그보다 대기 시간이 더 많은가요?


답변:


30

나는 당신이 정보, 힘, 엔트로피에 대한 더 심오한 철학적 논의를 암시하지는 않지만 실제적인 측면에만 관심이 있다고 가정합니다.

간단히 말해서, 디지털 회로는 입력을 측정하고, 디지털화하고, 어떤 종류의 처리를 통해 실행 한 다음 출력을 다시 전기 신호로 변환해야합니다. 디지털 회로는 아날로그 전기 신호를 직접 조작 할 수 없습니다. 신호 변환으로 인해 기본적으로 추가 대기 시간이 있습니다.

이것이 귀하의 질문에 대한 답변이 되었으면 여기서 읽기를 중단 할 수 있습니다.

보다 철학적 / 물리적 관점에서 볼 때, 거의 모든 회로에서 실제로 전기 에너지를 조작하려고하지는 않지만 (전력 전자 장치가하는 것) 정보를 조작하려고합니다. 이 경우 기술적으로 아날로그가 디지털보다 빠르다는 것은 사실이 아닙니다. 왜? 아날로그 신호 경로는 비 직교 정보 프로세서입니다. 완벽한 opamp 또는 완벽한 버퍼와 같은 것은 없으며, 필터링하거나 제거해야하는 기생 효과가 있습니다. 특히 매우 빠른 속도에서는 전압을 안정적으로 전달하는 전선을 만드는 것조차도 실제 문제가됩니다. 디지털 처리는 정보에서 전기적 측면을 분리합니다. 입력을 디지털화 한 후 신호는 매우 순수한 형태의 정보로 존재합니다.

ADC와 DAC 사이에 두 개의 변환 단계가 적용되지만 처리 속도를 높이기 위해 많은 처리 기법을 사용할 수 있으며 일반적으로 순수한 아날로그 신호 프로세서의 성능을 크게 능가합니다. 이에 대한 좋은 예는 휴대 전화에서 디지털 모뎀의 혁명으로, 현재 정보 처리의 이론적 한계 (pJ / 비트 에너지 요구의 수십)에 거의 근접한 반면, 아날로그 아날로그 모뎀은 얼마 전까지 만해도 더 많은 실리콘 면적과 5-6 배 정도 더 많은 프로세싱 에너지를 생각합니다.


6

두 클록 사이클 사이에서 발생하는 이벤트는 다음 클록 처리까지 처리 할 수없고 클록 사이클 경계에 매우 근접한 이벤트 문제를 피하기 위해 디지털 프로세스는 본질적으로 일정 시간의 대기 시간을 추가합니다. 이벤트는 이벤트 후 두 번째 클럭주기까지 적용되지 않습니다 (클럭주기 경계 이전 또는 이후에 이벤트가 발생했는지 여부를 신속하게 결정하려는 시도는 가까운 통화를 안전하게 결정할 수있는 경우에도 놀라 울 정도로 어려운 경우가 많습니다. 추가 클럭 사이클을 결정하면 훨씬 쉬워집니다). 그러나 일반적으로 많은 디지털 시스템에서 관찰되는 지연 시간의 일부에 지나지 않습니다.

디지털 시스템 대기 시간의 더 큰 요소는 다양한 이유로 많은 시스템이 작은 데이터보다 큰 데이터를 더 효율적으로 처리 할 수 ​​있다는 사실을 중심으로합니다. 예를 들어, 프로세서를 88,200 회 / 초로 중단하여 44KHz 스테레오 오디오 데이터 스트림을 기록 할 수 있지만, 프로세서가 88,200 회 / 초로 모든 작업을 중지하고 모든 레지스터를 저장하고 인터럽트로 전환해야합니다. 상황에 따라 샘플을 잡고 스위치를 다시 전환하십시오. 인터럽트 입력 및 종료는 각각 1 마이크로 초 밖에 걸리지 않습니다. 시스템은 유용한 작업을 수행하는 대신 인터럽트 입력 및 종료 시간의 22 %를 소비합니다. 시스템이 대신 하드웨어를 사용하여 512 개 샘플 그룹 (각 채널의 256 개)을 버퍼링하고 각 그룹이 준비되면 프로세서에 알리는 경우,

신호가 여러 장치를 통과하고 각각 이러한 지연을 유발하는 경우, 채널당 256 개의 샘플 그룹을 취하는 것이 많은 지연 (약 6ms)처럼 들리지 않을 수 있습니다. 또한, 신호 중 임의의 스테이지가 임의의 종류의 가변 시간 공유를 사용하여 통과하는 경우, 지연은 가변적 일 수있다. 때때로 다른 시간보다 지연이 더 긴 채널을 통해 실시간 오디오 데이터를 전달하면 지연이 변경 될 때마다 눈에 띄는 "워 블링"또는 "가 블링"이 발생합니다. 이를 방지하기 위해 일부 시스템은 캡처 된 시간을 나타내는 타임 스탬프를 사용하여 오디오 데이터 블록에 태그를 지정하고,이를 디지털 형식으로 다시 변환하는 최종 디지털 수신자에게 데이터를 캡처 한 후 일정 시간이 경과 할 때까지이를 유지합니다. . 최종 수신자가 캡처 후 1 초까지 지연시키는 경우, 여정의 다른 부분에서의 지연 변동은 총 1 초 이상이 아니면 출력에 영향을 미치지 않습니다. 전송에서 임의의 짧은 지연이 자주 발생하지만 더 긴 지연이 드물게 나타나는 경우, 최종 수신인이 출력하기 전에 지연을 증가 시키면 오디오가 가청 중단의 주파수를 감소시킬뿐 아니라 사운드가 빨리 나오지 않음을 의미합니다 그렇지 않으면 가질 수 있습니다.


1

또한, 디지털 시스템은 시간을 정량화하는 사실상 클럭킹되는 경향이 있으며, 이는 디지털 이벤트가 다음 클럭 타임까지 전파되지 않음을 의미합니다.


기술적으로 저는 철학적 영역에 들어서고 있습니다. 디지털 시스템은 데이터를 디지털 방식으로 표현하는 시스템 일 뿐이며 반드시 클럭 할 필요는 없습니다. 모든 프로세서는 클럭킹을 사용하지만, 예를 들어 FPGA는 피연산자에서 즉시 작동하는 Instacarry ALU로 만들 수 있습니다. 무한 속도로 데이터를 펌핑 할 수없는 유일한 이유는 전파 지연, 스큐 및 트랜지스터 스위칭 속도입니다.
user36129
당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.