입력 전압 안정화를 위해 적절한 커패시터를 선택하는 방법

고속 IC가 있고 전압을 안정화하고 스파이크 또는 딥으로부터 보호하기 위해 입력 전압 라인에 커패시터를 배치 해야하는 설계가 있습니다. 5v에서 300 ~ 500mA로 작동하고 있습니다. 내 연구에 따르면이 응용 프로그램에는 전해 커패시터가 필요하지만 적절한 정전 용량 값을 선택하는 방법을 모릅니다. 또한 왜 이런 목적으로 조절기를 사용할 수 없었습니까? IC의 데이터 시트에 커패시터를 사용해야하지만 VR이 더 잘 작동하지 않습니까?

이 목적으로 조절기를 사용할 수없는 이유는 무엇입니까?

주로 모든 칩이 레귤레이터 바로 옆에있을 수 없기 때문입니다. 칩이 칩을 공급하는 레귤레이터에서 멀어 질수록 레귤레이터와 Vcc 핀 (및 뒷면의 접지 핀)에 더 많은 저항과 인덕턴스가 연결됩니다.

칩의 전류 소모가 변경되면이 저항과 인덕턴스로 인해 Vcc 핀의 전압이 변경됩니다.

적절한 커패시턴스 값을 선택하는 방법을 모르겠습니다.

이것을 보는 두 가지 방법이 있습니다.

1. 칩의 전류 소모가 변경되면 해당 di / dt는 인덕턴스에서 전압 소스로 다시 전압 강하를 일으 킵니다. 소스의 전류가 응답 할 때까지 전류 델타를 공급 (또는 싱크) 할 수있는 커패시터가 필요합니다.

   불행히도 이런 식으로 커패시터를 선택하면 자주 알지 못하는 두 가지를 알아야합니다. 칩에 의해 생성 된 di / dt (일부 경우 실제로 알 수 있음) 및 소스 (이것은 훌륭한 전원 무결성 도구로 시뮬레이션 할 수 있지만 비용이 많이 듭니다).

2. 바이 패스 커패시터를 설계하여 원하는 모든 주파수에서 접지에 낮은 임피던스 연결을 제공 할 수 있습니다.

   낮은 값의 커패시터는 이므로 낮은 주파수에서 높은 임피던스를 갖습니다.$Z=\dfrac{1}{j\omega{}C}$ .

   $Z=j\omega{}L$ .

   해결책은 커패시터의 여러 값을 병렬로 배치하여 모든 주파수를 커버하는 것입니다. 우수한 커패시터 공급 업체는 ESL 및 ESR 특성을 제공하므로 커패시터 조합을 시뮬레이션하고 작동하는 조합을 찾을 수 있습니다.

내 연구에 따르면이 응용 프로그램에는 전해 커패시터가 필요합니다.

공통적 인 셋업은 각 칩의 Vcc 핀에 0.1 uF 세라믹 커패시터이며, 몇 개의 큰 값의 전해액이 보드 주위에 퍼져있는 것입니다 (칩당 1 개일 필요는 없음). 이것이 디자인에 적합한 지 여부는 공유 한 내용과 명확하지 않습니다.

일반적으로 높은 값 (더 큰 패키지 및 종종 전해액에서)은 작은 값 (작은 패키지) 커패시터와 같이 칩에 근접 할 필요가 없습니다. 인덕턴스가 부하 (칩에서 분리되는 주파수)에서 유용하기 때문입니다. ) 효과가 적습니다. 4 개 이상의 부하간에 하나의 10 uF 커패시터를 공유 할 수 있습니다. 그리고 보드 주위에 47 또는 100 uF 커패시터를 몇 개 뿌릴 수 있습니다.