내가 디자인하고있는 (2 층) 보드에는 비교적 큰 미사용 영역이 있습니다. 접지와 Vcc 사이에 작은 커패시턴스를 만들기 위해 한쪽에 접지와 다른쪽에 접지를 채우는 것을 고려하고 있습니다. (물론 일반 커패시터에서 적절한 분리 커패시턴스를 추가 할 것입니다.)
보드는 고속이 아닙니다 (16MHz 마이크로 컨트롤러, 디지털 IO 만 수행). 그리고 나는 가용 한 보드 영역에서 1nF의 정전 용량을 생산하기가 쉽지 않다고 생각한다. 따라서이 여분의 정전 용량은 큰 차이가 없다고 주장 할 수 있습니다. 그러나 그것이 실제로 나쁜 생각 일 수 있고 피해야 할 이유가 있습니까?
답변:
일반적으로 회로의 접지는 모든 신호의 기준점으로 사용됩니다. 이것이 회로 전체에서 매우 낮은 전압 차이를 가져야하는 이유입니다. Vcc에 대해 신호가 측정되지 않는 한 Vcc에 대해서는 일반적으로 사실이 아닙니다. 더 큰 전압 차이가 허용됩니다.
Vcc 라인의 총 전류는 접지 라인의 전류와 같습니다. 그러나 위 단락의 이유 때문에 접지선은 디커플링 커패시터와 함께 높은 인덕턴스가 좋은 Vcc 라인보다 훨씬 낮은 저항 (실제로 임피던스)을 가져야합니다.
그렇기 때문에지면이 종종 지역으로 라우팅되지만 Vcc는 충분히 두꺼운 트랙입니다.
이 모든 것이 이론에있었습니다. PCB가 높은 전류 및 / 또는 매우 높은 주파수를 처리하지 않는 경우 원하는 방식으로 라우팅 할 수 있으며 모든 것이 정상입니다. 따라서 편집증하지 마십시오.
각주 : 빈 공간이 너무 큰 경우 PCB를 더 작게 만들기 위해 디자인을 변경하는 것이 좋지 않습니까?
전력망에서 얻을 수있는 작은 추가 정전 용량은 거의 관련이 없습니다. 그것은 ESR이 낮을 것이지만, 필요한 곳에 맞지 않을 것이므로 많은 도움이되지 않습니다.
당신의 상황에서, 나는 전력 비행기를하지 않을 것입니다. 전기적으로 단점은 거의 없지만 무언가를 엉망으로 만들 가능성이 조금 더 높아집니다. 또한 테스트 후 약간의 변경이 필요한 경우 보드를 편집하기가 더 어려워집니다. 전원 평면을 사용하는 경우 평면에 내장 된 해당 신호의 패드에 열 리프가 있는지 확인하십시오. 그렇지 않으면 납땜하기가 어렵습니다.
요컨대, 어느 쪽이든 중요하지 않으므로 간단하고 오류 가능성이 적습니다.
긍정적 인면과 부정적인면이 있습니다.
커패시턴스가 많지는 않지만 고품질 커패시턴스가됩니다. 자기 공명은 낮은 인덕턴스로 인해 세라믹 캡이라고하는 훨씬 더 높은 주파수에 있음을 의미합니다. 따라서 훨씬 더 높은 주파수만큼 분리 할 수 있습니다.
부정적인 점은 이제 잠재적으로 공격자 신호 (파워 레일)를 다른 신호에 더 가깝게 이동시키고 더 많은 보드 영역을 차지하고 있기 때문에 커플 링이 증가하기 때문에이 신호를 포착 할 수 있다는 것입니다.
전력은 소 신호 분석 측면에서 "접지"이기도합니다. 분리하는 것이 위험 할 수 있지만 경우에 따라 유리할 수 있습니다.
두 번째 Olin의 답변입니다. 커패시턴스가 너무 멀고 작기 때문에 차이가 거의 없습니다. 실제 커패시터를 핀 근처에 배치하는 것이 좋습니다.
그러나 앞에서 언급했듯이 에칭이 더 좋도록 PCB를 더 빠르고 잘 처리 할 수 있도록 보드의 해당 섹션에 "구리 도둑질"을 추가해야합니다.