내 노이즈 및 디커플링을위한 IC 전원 핀 연결

디커플링 커패시터를 IC에 연결하는 방법 에 대한 다른 Q & A 스레드 에 대해 많은 논의 가있어 문제에 대해 완전히 반대되는 두 가지 접근 방식이 발생했습니다.

(a) 디커플링 커패시터를 IC 전원 핀에 최대한 가깝게 배치하십시오.
(b) IC 전원 핀을 전원 플레인에 최대한 가깝게 연결 한 다음 디커플링 커패시터를 최대한 가깝게 배치하고 비아를 기준으로 배치하십시오.

[ 크라이 그 미츠 너 ( Kraig Mitzner) ] 에 따르면 , 옵션 (a)가 아날로그 IC에 바람직하다. 비아와 디커플링 커패시터의 인덕턴스가 IC의 핀에서 노이즈를 멀리하는 저역 통과 LC 필터를 형성하기 때문에 그 뒤에 논리가 있습니다. 그러나 [ Todd H. Hubbing ], 옵션 (a) 에 따르면 :

[...]는 실제 숫자를 적용하고 장단점을 평가할 때까지 좋은 생각처럼 들립니다. 일반적으로 더 많은 인덕턴스를 추가 (손실을 추가하지 않고)하는 접근법은 나쁜 생각입니다. 활성 장치의 전원 및 접지 핀은 일반적으로 전원 평면에 직접 연결해야합니다.

옵션 (b)와 관련하여, [ Kraig Mitzner ] (위 그림의 저자)는 디지털 회로에 바람직하지만 그 이유는 설명하지 않습니다. 옵션 (b)에서 유도 루프는 가능한 작게 유지된다는 것을 이해합니다. 그러나 여전히 IC에서 스위칭 잡음이 파워 플레인으로 쉽게 들어가도록 허용합니다.

이러한 권장 사항이 맞습니까? 그들은 어떤 정확한 추론에 근거하고 있습니까?

편집 : IC의 비아가 커패시터로 연결되고 비아가 가능한 짧게 유지된다는 것을 고려하십시오. 그림에서는 설명 목적으로 만 긴 자취로 표시되어 있습니다.

— 안드레 공고 라
소스

낮은 주파수에서는 별 문제가 없지만 높은 주파수에서는 이상한 일이 발생하지만 한 가지 이유만으로 모든 경우에 옵션 A를 선호합니다. 옵션 B에서 비아와 커패시터 사이의 트레이스 전류는 실제로 스위칭에서 스파이크까지 거의 0에서 시작하며 커패시터를 재충전하기 위해 스위칭 동작의 끝에서 역전되어야한다.

— Trevor_G

여기에 표시되지 않은 다른 옵션은 전원 평면을 IC 아래에 놓는 것입니다. 레이아웃 제약으로 허용되는 경우 비아와 커패시터를 전원 핀에 등거리에 배치 할 수 있습니다.

— 다항식

답변:

과장된 값으로 몇 가지 기본 시뮬레이션을 실행하면 스파이크 높이와 링 높이를 비교할 수 있습니다.

회로 A를 사용하면 IC Vcc 핀에서 더 적은 스파이크가 발생하고 더 많은 링이 발생하며 회로 B를 사용하면 그 반대가됩니다.

회로 B의 커패시터에 대한 트레이스의 전류는 반전됩니다.

표시하지 않은 다른 옵션은 전력 길이를 IC 아래에 배치하여 트레이스 길이를 동일하게하는 것입니다. 이것은 세 번째 줄거리에서 볼 수 있듯이 두 세계의 최고를 제공합니다. 캡 라인의 전류가 다시 반전되지만.

그 그래프에서 실제로 회로 A라고 말하고 싶습니다. 가려운 가장자리는 리플보다 문제가 많기 때문에 회로 B는 아날로그에 더 좋습니다. 궁극적으로 C가 가장 좋습니다. 그러나 "더 나은"과 같은 용어에 대해서는 의견이 작용합니다.

궁극적으로 어쨌든 트레이스 인덕턴스를 최소화하기 위해 커패시터와 비아 사이에 최소한의 트레이스를 사용하여 커패시터와 비아를 핀에 가깝게 유지해야합니다. 예를 들어 Peufeu의 답변에 표시된 것처럼 단단한 패드 / 비아 조합을 사용하십시오.

— Trevor_G
소스

시뮬레이션과 통찰력에 감사드립니다. 그러나 이제는 (a) 또는 (b)가 각각 아날로그 및 디지털에 더 적합한 지에 대해 이전보다 훨씬 혼란 스럽습니다. 당신의 추론은 Kraig Mitzner와 완전히 반대입니다. 또한 왜 전류가 반대인지 나쁜지 묻고 싶었습니다. 다시 감사합니다.

— andresgongora

동일한 시뮬레이션을 실행하도록 영감을 주었지만 파워 플레인에서 전압을 관찰했습니다 (회로의 비아와 전압 소스 사이에 인덕터 하나를 추가하여 측정했습니다). 설정 (a)에 약간의 리플이 있지만 약 10mv입니다. 설정 (b)는 비슷한 리플을 갖지만 매우 높은 주파수에서 약 -0.7V의 큰 전압 스파이크를 얻습니다. 당신은 절대적으로 옳다. (a) HF 잡음을 배전으로부터 멀리 유지하기 때문에 디지털에 훨씬 좋습니다. 또한, 인덕턴스가 가장 적은 (c)는 IC에 가장 적합하지만, HF 잡음이 전력 분배에 도달하는 것을 막지는 못한다.

— andresgongora

Trevor의 결과에 동의합니다. 옵션 (a)는 디지털 회로에 더 좋습니다.

— Guill

@Guill opcion (c), 두 개의 독립적 인 흔적을 무시하고 (a)와 (b)만을 고려합니다 : Trevor의 결과는 Mitzner와 Hubbing (Q에서 인용 된 저자)이 (a)가 훨씬 나아 보이는 것처럼 잘못 보인다는 것을 암시합니다 (b)보다; 시뮬레이션뿐만 아니라 직관적으로도 가능합니다. 그러나 나는 이것과 훨씬 더 많은 것이 있다고 생각합니다. 결국 그 중 하나가 Orcad에서 작동합니다. 다른 소스를 찾을 수 있습니까?

— andresgongora

@Trevor_G 나는 철저하게 추론하고 시뮬레이션이 많은 도움이되므로 귀하의 답변을 수락했습니다. 나는 왜 최종 결과가 다른 (저에게 권위있는) 저자와 모순되는 이유에 대해 약간 혼란 스럽습니다. 어쨌든, 나는 당신의 리드를 따를 것이며 어떤 일이 일어나는지 시뮬레이션으로 놀 것입니다 :) 감사합니다

— andresgongora

인덕턴스를 최소화하려면 마른 트레이스 끝이 아닌 캡 측면에 비아 대 접지면을 배치하십시오. 양쪽에 하나씩 두 개의 비아를 넣을 수 있습니다.

( 소스를 읽으십시오 )

이제 표시된 회로를 고려할 때 IC는 SOP 또는 SSOP 패키지로되어있어 패키지 내에 5nH 이상의 본드 와이어와 리드 프레임 인덕턴스가 있음을 의미합니다. 전력선에서 1nH의 추가 인덕턴스가 중요하지 않습니다. 이것이 디지털 칩인 경우 그림 오른쪽의 풋 프린트로 최적의 평면 디커플링이 이루어지며 IC의 전원 핀을 캡 패드에 연결할 수 있습니다.

이것이 디지털 평면에서 민감한 아날로그 칩인 경우, 캡 앞에 저항 및 / 또는 페라이트를 추가하는 것이 훨씬 더 좋습니다.

— 푸우
소스

(a) 비아를 IC 리드에 최대한 가깝게 연결하고 그 바로 옆에 디커플링 커패시터를 연결한다고 상상해보십시오. 그리고 (b)에서 나는 정확히 똑같이하지만 다른 방법으로합니다. 이제 그림에 표시된 것처럼 트레이스가 가능한 한 짧습니다 (최소 인덕턴스). 이제 파워 플레인을 가능한 한 스위칭 노이즈에서 분리하기 위해 어떤 구성이 더 낫습니까? 그것은 내가 정말로 혼란스러워하는 곳입니다. 감사합니다 :)

— andresgongora