FPGA에서 "하프 래치"란 무엇입니까?

방사선 하드 FPGA에 관한 논문에서 나는이 문장을 보았습니다.

"버텍스 장치에 관한 또 다른 문제는 하프 래치입니다. 로직을 사용하는 것보다 더 효율적이기 때문에 내부 상수를 위해 이러한 장치 내에서 하프 래치가 사용되는 경우가 있습니다".

"하프 래치"라는 FPGA 디바이스 프리미티브에 대해 들어 본 적이 없습니다. 내가 이해하는 한, 백엔드 도구에서 상수 '0'또는 '1'을 "소싱"하는 숨겨진 메커니즘처럼 들립니다. 특히 FPGA의 맥락에서 누구든지 "하프 래치"가 무엇인지 설명 할 수 있습니까? 로직을 저장하는 데 어떻게 사용할 수 있습니까?

편집 : 논문은 이것이 우주 응용을위한 방사선 하드 및 방사선 내성 FPGA의 비교 라는 것을 알았습니다.

— andrsmllr
소스

어떤 검색 엔진을 사용 했습니까?

— Ale..chenski

설계 단계에서보고 된 결함 으로, 내부적으로 약간의 오류가 발생하는 등의 내부 스트레스로 인해 스트레스가 가속되어 3 차 상태를 만들 수있는 slideserve.com/delilah/single-event-upsets-in-sram-fpgas 예를 들어 출력

— Tony Stewart Sunnyskyguy EE75

@ TonyStewart.EEsince'75 결함은 내부 상수에 사용됩니까? 말이되지 않습니다.

— duskwuff -inactive-

반 걸쇠는 숨겨져있는 결함이므로 피해야합니다.

— Tony Stewart Sunnyskyguy EE75

@ TonyStewart.EEsince'75 그것은 여전히 맥락에서 의미가 없습니다. 연결 한 프레젠테이션은 "구성 비트"및 "BRAM"과 함께 FPGA의 일부로 "하프 래치"를 명확하게 묘사합니다. 잘못이 아닙니다. 그것은 결함의 영향을받을 수있는 것입니다 .

— duskwuff -inactive-

답변:

하프 래치는 약한 풀업 트랜지스터로 구현 된 포지티브 피드백이있는 게이트입니다.

개략도

^{이 회로 시뮬레이션 – CircuitLab을 사용하여 작성된 회로도}

입력이 능동적으로 구동되면 약한 풀업에서 나오는 신호를 무시합니다. 입력이 Z 상태에있을 때 약한 풀업은 입력에서 논리 "1"(및 출력에서 "0")을 무기한으로 유지할 수 있습니다. 반대 상태를 안정적으로 유지하지 않으므로 "half-latch"입니다.

왜 누군가가 풀 래치 대신 하프 래치를 원할까요? 일부 신호의 경우 두 상수를 모두 저장할 수 없습니다. 예를 들어, D- 플립 플롭은 enable높은 reset래치 만 입력 하고 낮은 래치 만 입력 할 수 있으며 , 그렇지 않으면 합성 중에 간단히 제거됩니다. 하프 래치가 사용되는 신호의 종류입니다.이 값은 기본값으로 래치되거나 상호 연결에 의해 구동됩니다.

— 드미트리 그리고 리 예프
소스

따라서 플로팅하기 전에 잠시 동안 입력을 높게 구동해야합니까? 아니면 결국 불안정하지만 뒤집을 수있는 준 안정 상태로 끝날 것입니까?

— hmakholm

@HenningMakholm 그렇습니다. FPGA는 각 프로그래밍주기 전에 모든 하프 래치를 구동합니다.

— Dmitry Grigoryev가

이는 단일 트랜지스터를 저장하기 위해 입력을 공급하는 회로가 크게 복잡해 보이는 것처럼 들립니다. 지구상에서 그만한 가치가있는 이유에 대해 뭔가 쓸 수 있다면 답이 향상 될 것입니다.

— hmakholm

@HenningMakholm 왜 하프 래치가 단일 트랜지스터 만 저장한다고 생각하십니까? AFAIK는 상수로 사용되며 그렇지 않으면 LUT로 인코딩해야합니다.

— Dmitry Grigoryev가

완전한 기능을 갖춘 래치는 다이어그램 외에 약한 단일 NMOS 만 있으면 출력이 높을 때 입력을 끌어 내릴 수 있습니다. LUT가 무엇인지 모르겠습니다. 신뢰할 수있게 저장할 수있는 유일한 항목이 1 인 경우 "상수로 사용"이 어떻게 작동하는지에 대한 답변에서 무언가를 말할 수 있습니까? 이것들은 어떻게 사용 됩니까?

— hmakholm

-2

상수를 유지하기위한 논리를 제공하는 것 같습니다.

그것들은 관찰 할 수 없기 때문에 한 번만 초기화 할 수 있으므로 (장치 초기화 후에 만 재구성 할 수 있음) 전체 LUT을 소비하지 않으며 훨씬 더 간단하지만 유용합니다.

— 고머
소스

Google을 검색했을 때 초록 텍스트도 보았습니다. OP의 질문에 따라 올바르게 설명하지 않거나 데이터 시트 예제로 안내하지 않습니다. 다운 보팅.

— TonyM

FPGA의 구조가 다르고 전체 LUT보다 작은 경우 몇 가지 더 구체적으로 설명하면 '무엇입니까'라는 질문과 '논리를 저장하는 방법'이라는 질문에 어떻게 대답하지 않는지 설명하십시오. .

— gommer