상층 구리가 부어 있거나 구리가없는 것이 더 낫습니까?

내가하고있는 몇 개의 작은 2 층 보드의 경우, 나는 이전 질문에 대한 의견과 대답을 바탕으로 부품 및 신호에 최상위 레이어를 사용하고 바닥 레이어에 접지를 따르거나 흔적이 거의 없습니다.

많은 섬으로 인해 상단 레이어가 너무 잘려서 실제로 쓸모없고 IC와 디커플링 캡 사이의 전류 루프를 최소화하려고합니다 (맨 위 레이어를 떠나면 캡에 연결됩니다) 접지 핀은 단일 지점이 아닌 개별 핀으로 분리되어 있기 때문에 위에서 언급 한 이유로 최상층에 구리 타설을 사용하지 않기로 결정했습니다.

이 접근법의 문제는 FR4 재료가 PCB의 양면에 구리가 동일하지 않은 경우 래핑 될 수 있음을 이해하면 제조 측면입니다. 왜냐하면 전형적인 4 레이어 보드에서 발생하지 않는 이유는 이해할 수 없지만 stack-up sig-gnd-vcc-sig), 그래서 시작한 곳으로 돌아 왔습니다.

나는 많은 연구를 하고이 많은 것으로 돌아가고 있지만 여전히 결정적인 대답을 찾을 수 없으며 무엇을 해야할지 결정할 수 없습니다.

이 보드는 상단 구리 타설이없는 오른쪽에있는 예제 보드입니다. 업데이트 : 귀하의 의견에 따라, 나는 가능한 한 많은 것을 깨뜨리지 않도록 보드를 개정했지만 여전히 최상위 계층을 결정할 수는 없습니다.

일반적으로, 나는 상단 부어를 유지한다고 말하고 싶습니다. 그것은 확실히 해를 끼치 지 않으며 리플 로우 중 에칭 요구가 적고 보드의 열 스트레스가 적다는 등의 두 번째 이점이 있습니다.

여전히 전류 루프에주의를 기울이고 비아를 무작위로 산란시키는 것이 아니라 적절하게 배치해야합니다. FT232R은 보드에서 유일하게 활성화 된 칩이므로 출력에 중점을 둡니다. V _USB에 의해 전원이 공급되는 두 개의 LED 와 V _CC에 의해 전원이 공급되는 직렬 포트와 관련된 몇 가지 출력이 있습니다 . 이러한 출력 중 하나가 상태를 변경할 때 전류는 어디로 흐릅니 까? 경로를 가능한 짧고 직접 유지하십시오.

특히 쏟아지지 않은 예에서 USB 커넥터의 접지 경로에 유의하십시오. 아래로 내려 가서 칩 아래를 가로 질러 칩 상단의 접지 핀에 닿기 전에 오른쪽으로 올라와야합니다. 상단 부는 이것을 상당히 단축시킵니다. 두 경우 모두 칩의 핀 1 근처에서 비아를 조정하여 바닥 타설이 연속되도록하는 것이 도움이됩니다.

디자인에 대한 한 가지 측면 : Vcc 트레이스에서와 같이 3 개의에 치가 예각으로 모이는 것을 피하십시오. 직각 티 연결로 만드십시오.

이 경우 구리 부진보다 더 나은 구리는 없습니다. I2C를 사용하면 실제로 고주파수는 아니지만 게이트가 약 ~ 350ps로 스위칭되어 여전히 emf, 링 등을 일으킬 수 있습니다.

Andy Aka가 제안했듯이 (이 답변은 그의 보충 자료 일뿐입니다) 바닥에 더 나은 접지면을 유지하는 것이 더 중요하며 깨진 곳을 지키지 않는 것이 좋습니다. TXD로 인해 하단 구리가 갈라지고 "베이"가 생성되고 왼쪽 하단에서 분리됩니다. gnd 평면을 경유하는 경우 가능한 한 미량의 흔적을 남기십시오.

구리를 부을 경우 반도 / 베이, 긴 댕글 링 스트립 등과 같은 것을 제거하십시오. 또는 비아를 팁의 gnd에 놓고 스티칭하십시오.

IC의 상단 핀 주위에 쏟아지는 L 자형 구리 전체가 나에게 안테나처럼 보입니다 (디스크 : 나는 RF 전문가가 아닙니다). emf 방사선은 L 자형 구리가 만드는 사각형 의 영역 에 영향을받습니다 . 어떤 주파수 (또는 고조파)에서는 그 일이 잘 빛날 수 있습니다.

구리의 파워 플레인 디커플링 특성에 관한 한, 10mil 프리 페그 (gnd-vcc 층 간격) 미만에서 최소 1 평방 인치의 구리가 필요합니다. 여기 걱정하지 마십시오.

인용 : 그들은 두 가지 유형의 엔지니어가 있다고 말합니다.

"의도적으로 안테나를 만드는 사람과 의도하지 않은 것으로 만드는 사람"

첫째, 다른 레이어로 라우팅 할 필요가없는 적어도 3 개의 트랙이 있습니다-상단 트랙에 2 인치 (300 피코 초)를 추가하는 것을 의미하더라도 하단 부의 파손을 최소화하는 것이 매우 중요합니다 층. 당신은 이러한 것들에 대한 시선을 개발합니다 :-

• TXD to pin1은 모두 상단에있을 수 있습니다
• X1 pin1 (?)에서 U2 (?)까지 모두 위에있을 수 있습니다.
• U1 핀 16 ~ X1은 모두 상단에있을 수 있습니다.
• 핀 22와 23은 비아가 변속하여 바닥 홍수가 통해 연결되도록해야합니다. 예
• R2에는 불필요한 것으로 보이는 파란색 트랙이 있습니다.
• 핀 2에 대한 DTR은 상단에있을 수 있습니다.

좋아, 나는 이것들에 대해 말했고, 하나의 트랙이 독점적으로 라우팅되면 다른 제안을하기가 어려울 수 있지만 아래쪽의 트랙을 최소화하는 더 좋은 방법을 찾을 수 있습니다. 그 0V를 더 잘하십시오!

개인적으로 나는 쏟아지는 것을 신경 쓰지 않으며 칩에 공급 전압을 (아날로그 / 디지털 일을 위해) 톱 레이어의 트랙으로 취급하는 경향이 있습니다. 그러나 대부분의 라우팅이 완료 될 가능성이있는 경우 맨 위 레이어에서 Vcc (또는 다른 접지)로 적절한 플러딩을 제공 할 수있는 경우 맨 아래 레이어를 약간 손상시킬 수 있습니다.

라우팅을 완료 한 다음 Vcc 라우팅을 수행하고 상단 타설로 수행 할 수있는 작업 (있는 경우)을 확인합니다.

샌드위치가 보드의 중심선에 대해 대칭이기 때문에 sig-gnd-vcc-sig는 "균형"입니다-이것은 내부 층의 구리 양이 거의 같고 큰 방식으로 많지 않다고 가정합니다. 외부 층의 한 영역에 Cu 재료 그러나 "이전 학교 생산 가치"이며 큰 문제가되지 않습니다. 분명히 gnd-sig는 한 쪽에서 다른쪽에 비해 많은 Cu를 나타내지 만 더 나은 현대식 생산 표준으로 대체되는 구식 보육입니다.