opamp를 사용하여 사인파 발진기를 만들려고하는데 이상한 출력이 나타납니다. 순수한 사인파 출력을 얻는 데 도움이 필요합니다. 회로도 : 회로 설명 : 이 회로는 일반 3 단계 버퍼 RC 위상 편이 발진기와 유사합니다 ( 여기 에서 영감을 얻음 ). 연산 증폭기 U2B 가 추가되어 U1A 증폭기 저항 ( R1, R2 및 R3 …
앰프가 내장 된 헤드폰과 오디오 인터페이스를 구매하려고합니다. 스펙은 앰프의 임피던스가 "<30 Ohms"라고 말합니다. 구매하고자하는 헤드폰은 Beyerdynamic DT 990이며, 임피던스가 다른 버전입니다. 나는 헤드폰 임피던스가 높을수록 동일한 전력을 얻는 데 더 많은 "증폭"(더 나은 단어가 없음)이 필요하다는 것을 알기에 충분히 전자 제품에 자격이 있습니다. 그러나 임피던스가 크게 다르면 사운드가 왜곡되는 것이 …
다중화 아날로그 (오디오) 신호를위한 저잡음, 저 왜곡, 저비용 op-amp 회로를 설계하려고합니다. 경험, 연구 및 일부 실험을 통해 적절한 저잡음 전원 공급 장치와 함께 다음 구성 요소로 이미 연결되었습니다. NE / SA5532A 듀얼 저잡음 연산 증폭기 (데이터 시트) HEF4053B 아날로그 CMOS 스위치 (데이터 시트) 이 질문은 본질적으로 스위치 통합에 관한 것입니다. …
이것은 내가 만든 회로입니다-설계, 계산, 구축 : 이 회로 시뮬레이션 – CircuitLab을 사용하여 작성된 회로도 Q1과 Q2의 콜렉터 전류는 5mA이고 Q3은 1mA입니다. 입력의 사인파는 1kHz에서 1Vpp였습니다. Q1베이스와 Q2베이스 사이의 입력 사이에 360도 시프트가 있기 때문에 부정적인 피드백이 작동합니다. Rf2는 처음에 10k로 결정된 후 전위차계로 대체되었습니다. 이 회로는 예상대로 작동하지 않았습니다. …
저는 FPGA의 세계에 완전히 익숙하지 않아서 매우 간단한 프로젝트 인 4 비트 7 세그먼트 디코더로 시작할 것이라고 생각했습니다. 첫 번째 버전은 VHDL로 순수하게 작성되었으며 (기본적으로 단일 조합 select이며 시계가 필요하지 않음) 작동하는 것 같지만 Xilinx ISE의 "IP Cores"를 실험하고 싶습니다. 지금은 "ISE Project Explorer"GUI를 사용하고 있으며 ROM 코어로 새 프로젝트를 …