«digital-logic» 태그된 질문

디지털 전자 장치는 연속 신호를 처리하는 아날로그 전자 장치와 달리 이산 신호를 처리합니다. 디지털 로직은 전기 신호로 산술 연산을 수행하는 데 사용되며 CPU 구축의 기반이됩니다.

9
래치와 플립 플롭의 차이점은 무엇입니까?
래치와 플립 플롭의 차이점은 무엇입니까? 내가 생각하고있는 것은 래치가 비트를 저장하는 데 사용되며 데이터를 저장하는 데 사용되는 레지스터와도 같기 때문에 플립 플롭과 같습니다. 그러나 인터넷에서 기사를 읽은 후 에지 트리거 및 레벨 감지 기능을 기반으로 래치와 플립 플롭의 차이점을 발견 했습니까? 그게 무슨 뜻이야? 플립 플롭이 래치와 동일합니까?

5
대부분의 IC에서 RESET / MCLR과 같은 것들이 왜 낮습니까?
협약? 더 쉽게 구현할 수 있습니까? 다른 이유? 마이크로 컨트롤러의 MCLR 또는 RESET과 같은 것들이 액티브 로우 인 이유가 있습니까? 즉, IC를 리셋하기 위해 풀다운해야하고 IC를 "실행"하기 위해 풀어야합니다. 이것이 문제가되기 때문에 궁금합니다. 액티브 하이 인 경우 일부 경우에 필요한 MCLR의 커패시터를 피하고 풀다운 저항 만 처리 할 수 ​​있습니다. …

6
아날로그 신호 산술이 디지털 신호 산술보다 빠릅니까?
디지털 FPU (CPU-> DAC-> 아날로그 FPU-> ADC-> CPU) 대신 아날로그 신호 산술 (정확도 및 정밀성 비용)을 사용하는 경우 이론적으로 최신 프로세서 속도를 높일 수 있습니까? FPU 곱셈은 종종 한 번의 CPU 사이클을 필요로하므로 아날로그 신호 분할이 가능합니까?


5
왜 더 빠른 7400 시리즈 칩이 보이지 않습니까?
74HC 시리즈는 20MHz와 같은 작업을 수행 할 수 있으며 74AUC는 600MHz와 같은 작업을 수행 할 수 있습니다. 내가 궁금한 것은 이러한 한계를 설정하는 것입니다. 왜 74HC가 16-20MHz 이상을 수행 할 수없는 반면에 74AUC는 왜 더 많은 것을 할 수 없습니까? 후자의 경우, CPU IC가 얼마나 밀집되어 있는지에 비해 물리적 거리 …

4
디지털 신호를 반전시키는 방법
디지털 신호를 반전시키는 방법이 필요합니다. 즉, 입력이 높으면 출력을 낮추고 싶습니다. 입력이 낮 으면 출력을 높이고 싶습니다. 나는 이것이 단일 PNP 트랜지스터로 달성 할 수 있다고 생각하지만 여기서 확인하고 싶었다. 내가 다루고있는 전압은 5V 미만입니다.

6
두 개의 NOT 게이트가 직렬로 연결된 이유는 무엇입니까?
최근에 74HC139 IC 의 데이터 시트를보고 프로젝트에 적합한 지 확인하고 다음과 같은 논리 다이어그램을 보았습니다. 이 회로 시뮬레이션 – CircuitLab을 사용하여 작성된 회로도 각 입력 Yn에 대해 3 중 입력 NAND 게이트 다음에 2 개의 NOT 게이트가 있습니다. 간단한 부울 논리가 알려주는 것처럼 왜 이것이 필요한지 이해하지 못합니다. 에이¯¯¯¯¯¯¯¯≡ A∀ …

2
컴퓨터는 어떻게 죄값을 계산합니까? [닫은]
컴퓨터는 sin 값을 어떻게 계산합니까? 논리적으로 생각할 때 유일한 명백한 방법은 많은 sin 값을 메모리에 저장하는 것입니다. sin 값을 "계산"해야 할 경우 특정 메모리 주소에서 데이터를 가져옵니다. (예 : sin (x) sin (x) 값을 포함하는 메모리 주소에서 데이터를 가져옵니다. 아니면 값의 죄를 계산하는 데 사용할 수있는 함수가 있습니까? 컴퓨터가 기본 …

7
입력이 2 개 이상인 XOR은 어떻게 작동합니까?
방금 컴퓨터 공학을 공부하기 시작했으며 XOR 게이트의 동작과 관련하여 의문이 있습니다. Logisim으로 회로를 투영하고 있는데, XOR은 내가 배운 것과 다르게 동작합니다. 나에게 그것은 패리티 게이트처럼 행동해야하며 입력이 홀수 조합을받을 때마다 높은 출력을 제공해야합니다. 그러나 두 개 이상의 입력에는 적용되지 않습니다. 어떻게 행동해야합니까? 또한 XOR 게이트가 두 개 이상의 입력으로 생성되지 …


4
저항으로 디지털 라인을 느리게하는 것이 왜 좋은가?
나는 때때로 저항기를 두어 디지털 라인을 "느리게"하는 것이 권장된다고 들었습니다. 한 칩의 출력과 다른 칩의 입력 사이에 100 옴 저항을 가정 해 봅시다 (표준 CMOS 로직 가정; 시그널링 속도는 꽤 느리다 (예 : 1-10 MHz). 설명 된 이점에는 EMI 감소, 라인 간 누화 감소, 접지 바운스 또는 공급 전압 감소가 …



6
플립 플롭이란?
플립 플롭과 래치에 대해 여러 가지 다른 정의가있는 것 같습니다. 그 중 일부는 모순됩니다. 내가 가르치는 과정에 대한 컴퓨터 과학 교과서는 아마도 가장 혼란 스러울 것입니다. 나는 적어도 논리 게이트 및 타이밍 다이어그램 측면에서 래치 (SR, 게이트 SR, 게이트 D)의 작동과 레벨 트리거 및 에지 트리거 장치의 차이점에 익숙합니다. 그러나 …

5
단일 AND 게이트에 60 개의 트랜지스터가 필요한 이유는 무엇입니까?
상기 찾고 MC74VHC1G08에 대한 데이터 시트 는 아래 기능 섹션은 말한다 Chip Complexity: FETs = 62. 이 IC에 62 개의 트랜지스터가 필요한 이유는 무엇이며 AND 게이트는 6 개의 트랜지스터로만 만들 수 있습니까? 다른 56 개의 트랜지스터는 무엇에 사용됩니까? 내 추측은 일종의 보호 회로 일 것이지만 확실하지 않습니다.

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.