«programmable-logic» 태그된 질문

7
아날로그 FPGA가 있습니까?
내가 이해하는 것처럼 FPGA는 유연한 "디지털"회로이므로 디지털 회로를 설계 및 구축하고 재 구축 할 수 있습니다. 순진하거나 어리석게 들릴 수도 있지만 증폭기 나 A / D 또는 D / A 또는 트랜시버 또는 더 간단한 구성 요소와 같이 아날로그 구성 요소를 디자이너가 사용할 수있게하는 FPGA 또는 기타 "유연한"기술이 있는지 궁금합니다.

5
CPLD 또는 FPGA의 회로도 설계보다 Verilog 또는 VHDL을 선택하게 만드는 이유는 무엇입니까?
프로그래밍 가능한 로직에 대한 배경 지식이 전혀 없으며 프로젝트에서 주로 마이크로 컨트롤러를 사용하지만 최근에는 비디오 작업이 필요했고 마이크로 컨트롤러가 너무 느려서 CPLD로 게임을 시작했습니다. CPLD 만 회로도 설계를 사용하여 좋은 결과를 얻을 수 있었지만 CPLD에 대한 정보를 검색 할 때 VHDL과 Verilog를 사용하여 많은 예제를 보았습니다. 이 언어 중 하나로 …

6
이산 로직 설계
간단한 알람 장치를 만드는 일을 맡았습니다. 입력을 몇 개만 측정하면 그에 따라 출력이 반응합니다 (매우 간단하게 말하면됩니다!). 나에게 몇 개의 개별 논리 게이트를 사용하면 작업이 완료되는 것처럼 보였지만 동료 (나와 함께 일한 동료)는 프로그래밍 가능한 논리를 대신 사용해야한다고 결정했습니다. 그의 사례는 첫 번째로 나보다 상급자이기 때문이며 두 번째로 프로그래머블 장치는 …

2
CPLD와 FPGA의 차이점은 무엇입니까? [닫은]
닫은. 이 질문은 주제에 맞지 않습니다 . 현재 답변을받지 않습니다. 이 질문을 개선하고 싶습니까? 전기 엔지니어링 스택 교환에 대한 주제가 되도록 질문을 업데이트하십시오 . 휴일 3 년 전 . CPLD와 FPGA의 차이점은 무엇입니까?

3
FPGA의 전원을 켜고 구성하지 않은 경우 어떻게됩니까?
FPGA를 오랫동안 프로그래밍되지 않은 상태로두면 어떻게되는지에 대한 전반적인 이해를 얻으려고합니다. FPGA를 가지고 있고 장시간 동안 (전원을 켠 후 몇 분에서 몇 시간) 프로그래밍되지 않은 상태로 유지한다고 가정합니다. 즉, 비트 스트림이없는 경우 디바이스에 좋지 않은가요? 항상 전원이 켜진 FPGA에 약간의 비트 스트림을 갖는 것이 권장됩니까? 이것에 관한 일반적인 의견은 무엇입니까? 기기 …

2
CPLD 시작을위한 저비용 옵션은 무엇입니까?
닫은. 이 질문은 주제에 맞지 않습니다 . 현재 답변을받지 않습니다. 이 질문을 개선하고 싶습니까? 전기 엔지니어링 스택 교환에 대한 주제가 되도록 질문을 업데이트하십시오 . 휴일 오년 전에 . CPLD 관련 내용을 다루고 싶습니다. 몇 가지 옵션이 있습니다. 특정 응용 프로그램을 염두에두고 있지 않습니다. 그것은 많은 가능성이있는 것처럼 보이며, 그중 일부는 …

4
복잡성이 다른 프로그래머블 로직 IC는 무엇입니까?
잠김 . 이 질문과 주제는 주제가 다르지만 역사적으로 중요하기 때문에이 질문과 답변은 잠겨 있습니다. 현재 새로운 답변이나 상호 작용을받지 않습니다. 프로그래밍 가능한 로직은 ARM의 PrimeCell GPIO 또는 기타 더 구체적인 예는 말할 것도없고, 몇 개의 게이트를 굽거나 MUX를 사용하거나 내장 마이크로 컨트롤러 및 IO 주변 장치를 갖춘 최신 FPGA에 이르기까지 …


1
MCU / CPLD의 입력 핀과 VCC / GND 사이에 저항을 사용해야합니까?
때로는 MCU 또는 CPLD가 정적 로직을 입력하기를 원합니다. 따라서 VCC 또는 GND에 연결하기로 선택했습니다. 문제는 전류를 제한하기 위해 저항을 직렬로 연결해야한다는 것입니다. 나는 단지 혼자서 생각하고 내 자신의 대답을 얻습니다 : 아니오! 예를 들어 86 페이지의 STM32F103 (데이터 시트)를 보자 . '입력 누설 전류'에서 VDD를 적용 할 때 입력 저항이 …
당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.