«verilog» 태그된 질문

Verilog는 전자 시스템을 모델링하는 데 사용되는 하드웨어 설명 언어 (HDL)입니다. 디지털 로직 칩의 설계, 검증 및 구현에 가장 일반적으로 사용됩니다. 해당되는 경우 [fpga], [asic] 또는 [verification]으로 태그하십시오. 많은 Verilog 질문에 대한 답변은 대상별로 다릅니다.


2
ASIC 설계는 FPGA HDL 합성과 어떻게 다릅니 까?
Xilinx ISE, Lattice Diamond 등과 같은 FPGA / HDL 툴 제품군에 대한 경험이 있습니다. 일반적인 워크 플로우는 Verilog / VHDL 작성, 시뮬레이션, 테스트 및 FPGA 프로그래밍입니다. 두 사람이 ASIC 디자인이 매우 다르다고 말합니다. 두 가지 주요 ASIC 유형 인 게이트 레벨 ASIC 및 트랜지스터 레벨 ASIC에 사용되는 툴셋은 무엇입니까? Catapult …
42 fpga  vhdl  verilog  software  asic 

9
FPGA 디자인이 대부분 (또는 완전히) 비동기식 일 수 있습니까?
우리는 대학에서 (5 년 전) 매우 짧은 FPGA / Verilog 코스를 가졌으며 항상 모든 곳에서 시계를 사용했습니다. 나는 이제 취미로 FPGA를 다시 시작하고 있으며, 그 시계에 대해 궁금해 할 수는 없습니다. 그것들이 절대적으로 필요합니까, 아니면 FPGA 기반 디자인이 완전히 비동기식 일 수 있습니까? 복잡한 로직을 구축하고 최대한 빨리 리플을 만들 …
39 fpga  verilog 

7
HDL에서 CPU의 읽기 및 교육 구현
VHDL 또는 Verilog에서 CPU의 읽기 쉽고 교육적인 구현을 권장 할 수 있습니까? 바람직하게는 잘 문서화 된 것. 추신 : 나는 내가 볼 수 있다는 것을 알고 opencores있지만, 사람들이 실제로 보았고 흥미로운 것을 발견 한 것에 관심이 있습니다. PS2. 짜증나는 태그에 대해 죄송하지만 새로운 사용자는 새로운 태그를 만들 수 없습니다


7
HDL을 배우는 방법
이번 학기에는 Digital Design 과정을 수강하고 좋아합니다. 이제 임베디드 시스템 및 디지털 디자인의 대부분의 작업이 컴퓨터 시뮬레이터에서 먼저 수행 된 다음 하드웨어를 사용하여 구현된다는 것을 알고 있습니다. 그래서 HDL을 배우는 방법에 대해 궁금했습니다. 나는 몇 가지 질문이 있습니다 뭐? 나는 표준이 무엇인지 알지 못하지만 어느 것이 간단한지를 배우고 싶습니다. 나는 …
24 simulation  vhdl  verilog  hdl 

6
시리얼 프로토콜 구분 / 동기화 기술
오늘날에도 비동기식 직렬 통신이 전자 장치에 널리 보급됨에 따라 많은 사람들이 때때로 이러한 질문에 직면했다고 생각합니다. 직렬 회선 (RS-232 또는 이와 유사한)으로 연결된 전자 장치 D와 컴퓨터를 고려하여 PC정보를 지속적으로 교환해야합니다 . 즉 , PC각 명령 프레임을 보내고 상태 보고서 / 원격 측정 프레임으로 각각 응답합니다 (보고서는 요청에 대한 응답으로 …
24 serial  communication  protocol  brushless-dc-motor  hall-effect  hdd  scr  flipflop  state-machines  pic  c  uart  gps  arduino  gsm  microcontroller  can  resonance  memory  microprocessor  verilog  modelsim  transistors  relay  voltage-regulator  switch-mode-power-supply  resistance  bluetooth  emc  fcc  microcontroller  atmel  flash  microcontroller  pic  c  stm32  interrupts  freertos  oscilloscope  arduino  esp8266  pcb-assembly  microcontroller  uart  level  arduino  transistors  amplifier  audio  transistors  diodes  spice  ltspice  schmitt-trigger  voltage  digital-logic  microprocessor  clock-speed  overclocking  filter  passive-networks  arduino  mosfet  control  12v  switching  temperature  light  luminous-flux  photometry  circuit-analysis  integrated-circuit  memory  pwm  simulation  behavioral-source  usb  serial  rs232  converter  diy  energia  diodes  7segmentdisplay  keypad  pcb-design  schematics  fuses  fuse-holders  radio  transmitter  power-supply  voltage  multimeter  tools  control  servo  avr  adc  uc3  identification  wire  port  not-gate  dc-motor  microcontroller  c  spi  voltage-regulator  microcontroller  sensor  c  i2c  conversion  microcontroller  low-battery  arduino  resistors  voltage-divider  lipo  pic  microchip  gpio  remappable-pins  peripheral-pin-select  soldering  flux  cleaning  sampling  filter  noise  computers  interference  power-supply  switch-mode-power-supply  efficiency  lm78xx 

5
유추 래치가 나쁜 이유는 무엇입니까?
내 컴파일러는 조합 루프 ( always @(*), Verilog)의 유추 래치에 대해 불평 합니다. 또한 유추 된 걸쇠를 피하는 것이 바람직하다고 들었습니다. 유추 래치에서 정확히 무엇이 잘못 되었습니까? 그것들은 확실히 조합 루프를 작성하기 쉽게 만듭니다.
22 verilog  hdl  latch 

7
테스트와 검증의 차이점은 무엇입니까?
내가 본 모든 교과서는 테스트 와 검증 이 서로 다른 개념 이라는 사실을 크게 강조합니다 . 그러나 그들 중 어느 것도 분명한 (또는 마침내 나에게 충분히 명확한) 구별을 제공하지 않습니다. 컨텍스트를 제공하기 위해 하드웨어 디자인 언어 (HDL)를 사용하여 디지털 하드웨어 디자인을 검증하는 데 관심이 있습니다. "물리적"또는 "실제적인"차이에 의존하는 몇 가지 …

3
차단과 비 차단 할당의 차이점 Verilog
다음을 발견했을 때이 페이지 http://www.asic-world.com/verilog/verilog_one_day3.html 을 읽고있었습니다 . 우리는 일반적으로 플립 플롭을 재설정해야하므로 클럭이 0에서 1로 전환 될 때마다 (포지션) 재설정이 선언되어 있는지 (동기 재설정) 확인한 다음 일반 논리로 진행합니다. 자세히 살펴보면 조합 논리의 경우 할당에 "="가 있고 순차 블록에는 "<="연산자가 있음을 알 수 있습니다. "="는 할당을 차단하고 있으며 "<="는 …
15 verilog 

2
이 연산자를 Verilog에서“+ :”라고합니다.
나는 Verilog 테스트 사례를 겪고 있으며 성명서를 발견했다. assign XYZ = PQR_AR[44*8 +: 64]; "+ :"연산자는 무엇입니까? 나는 이것을 Google에서 찾으려고 시도했지만 관련 답변을 얻지 못했습니다.
14 verilog 

4
BJT 트랜지스터는 포화 상태에서 어떻게 작동합니까?
이것이 NPN BJT (Bipolar Junction Transistors)에 대해 내가 아는 것입니다. 베이스-이미 터 전류는 콜렉터-이미 터에서 HFE 시간으로 증폭되어 Ice = Ibe * HFE VbeBase-Emitter 사이의 전압이며 다른 다이오드와 마찬가지로 일반적으로 약 0,65V입니다. Vec그래도 기억이 나지 않습니다 . 경우 Vbe최소 임계 값보다 낮은, 그 트랜지스터는 열려 있지 그 접촉 부분을 통해 …

5
CPLD 또는 FPGA의 회로도 설계보다 Verilog 또는 VHDL을 선택하게 만드는 이유는 무엇입니까?
프로그래밍 가능한 로직에 대한 배경 지식이 전혀 없으며 프로젝트에서 주로 마이크로 컨트롤러를 사용하지만 최근에는 비디오 작업이 필요했고 마이크로 컨트롤러가 너무 느려서 CPLD로 게임을 시작했습니다. CPLD 만 회로도 설계를 사용하여 좋은 결과를 얻을 수 있었지만 CPLD에 대한 정보를 검색 할 때 VHDL과 Verilog를 사용하여 많은 예제를 보았습니다. 이 언어 중 하나로 …

1
Verilog : 벡터의 모든 신호를 XOR
wire large_bus[63:0]너비 64 의 벡터 가 제공되었다고 가정 해 보겠습니다. 개별 신호를 모두 쓰지 않고 어떻게 개별 신호를 XOR 할 수 있습니까? assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? 너비가 a로 지정된 벡터에 대해이 작업을 수행하는 데 특히 관심이 localparam있습니다.
13 verilog 

6
C를 통해 Verilog 또는 VHDL을 사용하는 동기는 무엇입니까?
나는 프로그래밍 배경에서 왔으며 하드웨어 나 펌웨어 (최대 전자 및 Arduino)로 너무 엉망이되지 않았습니다. C 또는 일부 어셈블리와 같은 프로그래밍 언어보다 Verilog 및 VHDL과 같은 하드웨어 설명 언어 (HDL)를 사용하는 동기는 무엇입니까? 이 문제는 선택의 문제입니까? 펌웨어가 HDL로 작성된 하드웨어는 명령을 병렬로 실행하는 데 분명한 이점이 있음을 읽었습니다. 그러나 C …

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.