«routing» 태그된 질문

보드에 트랙을 배치하는 인쇄 회로 기판 (PCB)의 라우팅과 관련된 질문입니다. 수동으로 수행 할 수도 있지만 많은 PCB CAD 프로그램이 프로세스를 지원하는 자동 라우터를 제공합니다.

2
두 IC간에 발진기 공유
같은 보드에 마이크로 컨트롤러와 FPGA가 있습니다. 둘 다 동일한 클럭 속도로 작동한다면 오실레이터 하나만 사용하여 클럭을 둘 수 있습니까? 여기서주의해야 할 것이있는 것 같지만 추적을 짧게 유지하면 즉시 문제를 생각할 수 없습니다. 아무도 전에 이것을 한 적이 있습니까? 이 작업을 수행하는 일반적인 함정은 무엇입니까?


1
접지면을 연결하는 방법
접지면을 함께 연결하는 가장 좋은 방법은 무엇입니까? 보드 전체에서 낮은 임피던스 GND를 유지하고 신호의 리턴 경로를 제공하기 위해 접지 평면이 여러 위치에 함께 연결되어 있음을 알고 있습니다. 그러나 비아 외에도 모든 디커플링 커패시터에 매우 가깝습니다. 보드에 최대 파장의 1/20의 간격으로 그리드 패턴으로 많은 비아가 추가되는 레이아웃을 보았습니다. 다른 보드에서는 비아가 …
11 pcb  layout  ground  routing  via 


2
IC에서 VCC / GND 흔적이없는 쥐가있는 것이 정상입니까?
간단한 보드를 라우팅하려고합니다. 12 년 동안 12V 선형 전원 공급 장치를 mspaint와 동일하게 라우팅 한 이후 15 년 만에 처음으로 해냈습니다. 이 보드는 주로 다양한 + 3.3V 및 GND 연결이 필요한 LQFP100 IC 인 LPC2387로 구성됩니다. 이 일에 대한 흔적을 라우팅하면서 놀면서, GND 만 라우팅하더라도 IC의 밑면은 작은 쥐의 흔적 …


3
왜지면 타설이 최상층에서 서로 분리됩니까?
LM3409 평가 보드에 대한 TI 의 애플리케이션 노트 를 읽고 있습니다. 보드 레이아웃 (그림 3)에서 맨 아래 레이어는 단일 GND 타설입니다. 그러나 최상층에는 LED-, C5, D1 및 C1과 같은 접지에 연결되는 일부 구리 쏟아짐도 있습니다. 내가 이해하지 못하는 것은 왜 모두 동일한 네트워크이기 때문에 최상위 계층에서 서로 연결되지 않은 것입니까?

1
2 계층 보드에서 디커플링 커패시터로 신호 리턴 경로 최적화
저는 꽤 복잡한 2 레이어 보드를 디자인하고 있습니다. 실제로 4 레이어 1로 가야하지만 여기서는 그 점이 아닙니다. 구성 요소 배치 및 라우팅 작업을 마쳤으며 접지 평면이 대부분의 보드를 덮고 잘 연결되어 있는지 확인하는 등 마무리 작업을 수행하고 있습니다 (일명 접지 그리드). 특정 지역에서는 접지면 위에 신호 트레이스 (예 : SPI)를 …

1
FPGA에 라우팅 리소스가 부족합니까?
나는 두통을주는 Artix-7 장치를 제외하고 거의 모든 종류의 Xilinx 7 시리즈 장치에서 작동하는 직렬 ATA 컨트롤러 디자인을 가지고 있습니다 ... 순수한 Artix (SATA 6.0Gb / s, 150 MHz 디자인 클럭)는 Artix-7 200T에서 구현 될 수 있습니다. ILA 코어 (이전의 ChipScope)를 추가하면 타이밍이 충족되지 않습니다. 내가 긴장을 풀었던 상황 :-각 ILA …

2
이 레이아웃을 어떻게 개선 할 수 있습니까? (이산 자석 및 POE가있는 기가비트 이더넷)
대답: 레이아웃에는 큰 문제가 없습니다. 이더넷 손실은 우리가 사용하는 PHY IC와 쌍을 이루는 경우 삽입 손실에서 0.2dB 사양을 벗어난 것으로 나타났습니다. 질문 기가비트 이더넷의 PCB 라우팅에 눈에 띄는 문제가 있습니까? 기가비트 이더넷에는 PCB상의 구성 요소 레이아웃으로 인해 많은 설계 제약 조건이 있으므로 때로는 모든 설계 규칙을 따르는 것이 불가능합니다. 이 …

4
신호를 즉시 라우팅 할 수있는 IC가 있습니까?
EEPROM 설정 또는 마이크로 컨트롤러에 의한 직접 제어를 통해 N 입력 핀과 N 출력 핀이있는 IC가 있습니까? 각 N 입력을 N 출력 중 하나에 라우팅 할 수 있습니까? 즉, 예를 들어, 신호가 SPI인지 I2C인지에 관계없이 Input1의 수신 라인을 Output6의 출력 라인에 연결하고 Input2를 Output3에, Input3을 Output1에 연결하는 데 사용할 수 …

1
합성 된 ROM 코어로 간단한 테스트 벤치 시뮬레이션
저는 FPGA의 세계에 완전히 익숙하지 않아서 매우 간단한 프로젝트 인 4 비트 7 세그먼트 디코더로 시작할 것이라고 생각했습니다. 첫 번째 버전은 VHDL로 순수하게 작성되었으며 (기본적으로 단일 조합 select이며 시계가 필요하지 않음) 작동하는 것 같지만 Xilinx ISE의 ​​"IP Cores"를 실험하고 싶습니다. 지금은 "ISE Project Explorer"GUI를 사용하고 있으며 ROM 코어로 새 프로젝트를 …
당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.