«layout» 태그된 질문

STM32 MCU를 사용하여 Quad SPI NOR 플래시 메모리 MT25QL256ABA1EW9-0SIT에 적합한 레이아웃을 만들려고합니다. 내 문제는 메모리 칩 핀아웃이 매우 불편하다는 것입니다. 신호가 서로 옆에있는 방식으로 MCU 측의 핀을 교환했지만 여전히 어렵습니다. Micron Quad spi 레이아웃 가이드에 따라 관리했습니다. 기본 접지면을 분리하지 마십시오 (2 층 PCB 임). 클럭 신호를 짧게하고 굽힘을 최소화하십시오. …

10 pcb  stm32  spi  layout  high-speed 

MF ( Multiple Fingers) 대 단일 핑거 가있는 트랜지스터 레이아웃의 장단점 을 요약 해주십시오 . EDA 툴에서 특정 폭과 길이의 MOSFET을 배치 할 때 게이트 모양 과 관련하여 두 가지 옵션이 있습니다 . 1) 단일 스트라이프 (클래식 케이스) (한 손가락); 2) 여러 개의 줄무늬 (여러 손가락). 가설 (다양한 인터넷 포럼을 …

10 mosfet  layout 

새 프로젝트에서 2.4GHz 송수신기를 사용합니다. PCB 재료는 1.6mm 두께의 FR-4이며 커넥터는 SMA입니다. 내 의심은 50 옴 임피던스를 가져야하는 RF 트레이스에 관한 것입니다. AppCAD 4.0을 사용하여 아래 표시된 매개 변수를 입력하면 RF 추적에서 GND까지 너비 = 45mils 및 갭 = 8mil에 대해 50ohm 결과가 나타납니다. 또한 온라인 계산기에서 거의 동일한 결과를 …

9 rf  pcb-design  layout  wifi 

풀 브리지 드라이버를 설계 한 것은 이번이 처음입니다. 출력에서 울리는 데 문제가 있습니다. 나는 그것을 위해 PCB를 만들었습니다. 이것은 보드 상단의 사진입니다. 뒷면 L6498 드라이버 입력, 250ns 데드 타임 풀 브리지의 언로드 출력 전압 언로드 된 변압기가 연결된 상태에서 출력 CH1 : 변압기 전압 CH2 : 변압기 전류 전체 설정 …

9 power-supply  capacitor  mosfet  switch-mode-power-supply  layout 

대답: 레이아웃에는 큰 문제가 없습니다. 이더넷 손실은 우리가 사용하는 PHY IC와 쌍을 이루는 경우 삽입 손실에서 0.2dB 사양을 벗어난 것으로 나타났습니다. 질문 기가비트 이더넷의 PCB 라우팅에 눈에 띄는 문제가 있습니까? 기가비트 이더넷에는 PCB상의 구성 요소 레이아웃으로 인해 많은 설계 제약 조건이 있으므로 때로는 모든 설계 규칙을 따르는 것이 불가능합니다. 이 …

9 pcb-design  ethernet  layout  magnetics  routing 

두 개의 하이 사이드 스위치에 대한 PCB 레이아웃을 작업 중입니다. 아래에서 현재 레이아웃 사진을 볼 수 있습니다. 미래 PCB의 구리 무게는 아마도 2oz / ft² (양면) 일 것입니다. 두 개의 p 채널 MOSFET (IPB180P04P4)을 사용합니다. 오른쪽 MOSFET의 경우 10Amp (최소 풋 프린트, Pd 약 0.2W에 매우 가깝게 선택) 및 15Amp …

9 pcb  mosfet  layout  high-current  power-dissipation 

우리가 작업 중 하나에서 만들고있는 무선 망원경의 보드 레이아웃을 시도하고 있습니다. 전체 시스템 토폴로지는 다음과 같습니다. QRFH는 "Quad Ridged Feed Horn"입니다. 다소 난해한 안테나 유형입니다. 기본적으로, 현장 교정 및 드리프트 추적을 통해 초정밀 측정이 가능합니다. 온도 변화로 인한 물리적 변화로 인한 드리프트를 교정하기 위해 안테나 SWR을 측정하기위한 내장 시스템이 있습니다. …

9 rf  layout  transmission-line 

IC와 같은쪽에 디커플링 커패시터를 갖는 것이 얼마나 중요한가? 나는 디자인에서 필연적으로 공간이 부족 하고 바닥에 캡을 두는 것이 실제로 도움 이 될 것 입니다. BGA 가 내 (67MHz MCU)보다 훨씬 빠른 설계에서이 기술을 사용하는 것처럼 보이기 때문에 그렇게 나쁘지 않을 것 같습니다 . 그러나 디커플링 캡, PCB 레이아웃 과 같은 …

9 microcontroller  pcb  layout  high-frequency  decoupling-capacitor 

몇 주 전에 전용 접지면이있는 2 층 보드를 만들었습니다. 나는 신호의 90 %를 최상위 레이어에 라우팅했으며 마지막 10 %에 대해 아래쪽 (접지) 평면을 통해 신호를 라우팅해야했습니다. 나는 일반적으로 단단한 평면만큼 효과적이지 않기 때문에 깨진 평면을 갖는 것은 나쁜 습관이라고 들었다. 왜 그렇습니까? 파워 플레인에도 적용됩니까? 최후의 수단으로 Vcc 평면을 통해서만 …

9 pcb  layout  ground 

이 게시물의 가장 오래된 버전은이 링크를 통해 볼 수 있습니다 . 이것은 다시 디자인 된 레이아웃입니다. 다시 당신의 견해는 무엇입니까? 10-32V ~ 5V 1.2A SMPS 벅 레귤레이터 설계. IC는 인피니언의 IFX91041 입니다. 회로도 및 레이아웃은 다음과 같습니다. http://www.mediafire.com/?69e66eje7vda1 (5v 1.2A 및 35V 4A 모두에 대해 45cm² (~ 6.98 인치 ²) …

9 pcb  layout  switch-mode-power-supply  buck 

나는 PCB를 레이아웃하는 법을 배우고 있으며 최근에 나를 궁금해하는 실습을 만났다. 칩 패시브 패시브 패드는 모든 예제 라이브러리 및 IPC-7351B 표준에 사용되는 직사각형 모양 대신 직사각형 / 둥근 모양으로 에칭됩니다 (무료 등록을 위해 LP Viewer를 다운로드하여 직접 확인할 수 있음). 다음은 예제입니다 (흥미로운 패드를 노란색으로 표시했습니다). 비글 보드 : 아두 …

9 pcb  surface-mount  layout  pads