내 MAX44251 듀얼 연산 증폭기는 구성 방법에 관계없이 출력에서 매우 작은 원치 않는 131KHz주기적인 아티팩트를 갖는다. 내 가정은 EMI이지만 회로의 다른 부분에서는이 131KHz 신호를 볼 수 없습니다. 또한 여러 건물에서 여러 프로브를 사용하여 다른 모든 전자 장치를 끄고 포일 차폐로 둘러싸여 테스트했습니다. 무엇을 제거해야합니까? 적어도 1mV 미만의 잡음으로 전압 추종자를 …
트랜지스터를 선형 증폭기 (스위치가 아닌)로 작동시키기 위해 연산 증폭기와 전력 MOSFET 사이에 배치 할 수있는 MOSFET 드라이버 회로를 찾고 있습니다. 배경 약 1µs의 부하를 밟을 수 있어야하는 전자 부하 회로를 개발 중입니다. 가장 중요한 스텝 크기는 100mA로 작지만 일단 해결되면 2.5A / µs의 큰 신호 스텝 속도를 달성하고 싶을 것이다. …
나는 연산 증폭기의 입력 및 출력 임피던스를 이해하지 못했습니다. 누구나이 두 용어가 op 앰프에서 무엇을 의미하는지 설명 할 수 있다면 대단히 감사하겠습니다. 고맙습니다! http://www.eecs.tufts.edu/~dsculley/tutorial/opamps/opamps5.html
연산 증폭기 회로는 개별 연산 증폭기의 차이에 관계없이 특정 이득을 달성하도록 설계되었습니다. 하나의 매우 일반적인 회로는 -R2 / R1의 이득을 갖습니다. 다음은 (수정 된) 회로도입니다. 다른 일반적인 구성은 R2 / R1 + 1의 이득을 가지며 비 반전입니다. 내가 볼 수없는 것은 지구상에서 왜 반전을 원하는 이상한 경우를 제외하고 누군가가 반전을 …
이제 uA741은 42 세입니다. 그 당시에는 대단한 기회 였을 것입니다. 요구 사항은 오늘날만큼 높지 않았으며 경쟁은 훨씬 적었습니다. 그러나 나는 오늘 741의 매력이 무엇인지 궁금했습니다. 느리다. GBW 1MHz, 슬 루율 <0.5 V / us 저전력이나 저전압이 아닙니다. 낮은 바이어스 전류 FET 입력이 없습니다. 레일-투-레일 입력 또는 출력이 없습니다. 저소음이 아닙니다 …
회로에서 이중 op-amp 패키지를 사용하고 있지만 하나만 사용해야합니다. 어쨌든 다른 연산 증폭기를 비활성화하여 회로 보드에 전기 노이즈를 주입하지 않습니까? 긍정적 인 입력을 접지하고 연산 증폭기를 단일 이득으로 설정하는 것이 가장 좋을 것이라고 생각하지만 확실하지 않습니다.
나는 여러 권의 책과 논문에서 다음과 같은 관찰을 읽었다. 그 효과. 내 경험이 그 주장을 동의하거나 반박하기에 충분히 넓지는 않지만, 내가 본 회로에서 분명히 드러납니다. 그것은 내가 근본적인 것을 놓치고 있다고 생각하게 만듭니다. 왜 이런 구성 요소가 프로그래밍의 "for"루프와 같은 것 일지 또는 일단 사용 가능한 기본적인 패턴이 될 수있는 …
업데이트 :이 질문은 나를 위해 연구 강박 관념이라고 불리는 것을 유발했습니다. 나는 그것이 생각하는 것의 바닥에 아주 가까워졌다. 나는 나의 결과를 아래의 답변으로 게시했다. 거기에 있었다 비슷한 질문은 여기에 있지만 요구하지 않았다 않으며 그 답변에 일반 계정을 받았 는가. 잡음 게인 은 사용 방법을 알고 있다면 연산 증폭기 회로의 안정성을 …
우리는 미적분학 전에 고등학교 수업에서 연산 증폭기를 가르치고 있습니다. 따라서 우리는 제어 이론을 사용하여 연산 증폭기의 반응 방식을 가르 칠 수 없습니다. 마찬가지로 피드백 회로의 작동 방식에 대한 직관적 인 설명을 원합니다. 예를 들어 부정적인 피드백을 받으십시오. V +와 V- 사이의 초기 델타 차이가 어떻게 출력에서 매우 큰 (G (V …