«decoupling-capacitor» 태그된 질문

일반적으로 세라믹 인 커패시터는 로컬 회로에 순간 에너지를 제공하는 데 사용됩니다.

1
바이 패스 커패시터의 특성
이 앱 노트 Xilinx Power Distribution Network 뿐만 아니라 디커플링 캡 을 포함한 몇 가지 게시물을 읽었습니다 . 배전 시스템 내의 커패시터 값에 관한 질문이 있습니다. 불행히도 나는이 질문을하기 전에 약간의 배경을 제공해야한다고 생각합니다. 포럼 게시물과 앱 노트 모두에서 언급했듯이 커패시터의 물리적 구조는 자기 인덕턴스를 나타냅니다. 디커플링의 경우 커패시터는 내부 …
4
칩이 실제로 동일한 패키지에 여러 값의 디커플링 커패시터를 필요로합니까?
비슷한 질문이 있습니다 : "두 바이 패스 / 디커플링 커패시터"규칙? 그러나 그 질문은 패키지 크기를 언급하지 않은 병렬 바이 패스 커패시터에 관한 것이지만 (답변은 패키지 크기가 다른 병렬 부품을 주로 가정 한 것임), 이것은 특히 동일한 패키지 크기의 병렬 바이 패스 커패시터에 관한 것입니다. 저는 최근 고속 디지털 설계 과정에 …
5
비아 바이 패스 커패시터를 사용하는 것을 잊어 버렸습니다. 이제 보드가 제조되었습니다. 어떻게해야합니까?
나는 보드를 벌써 조립하고 조립할 때까지 이것을 알아 채지 못했습니다. 보드는 RF 증폭기입니다. 내가 묘사 한 부분은 DC 제어 장치의 일부입니다 (따라서 RF가 근처에 없지만 100MHz-1GHz로 이야기하고 있으므로 확실히 모든 곳에 떠 있습니다). '여기를 통해 누락'으로 표시된 비참한 스크린 샷을 참조하십시오. (누군가가 묻기 전에 팹은 아무데도 손으로 거대한 흔적을 제거했습니다). …
1
저항이 직렬 인 디커플링 커패시터
데이터 시트를 살펴보면서 당황한 무언가를 보았습니다. 커패시터와 직렬로 연결된 1 옴 저항 (R2)이있는 이유는 무엇입니까? 이것은 파워 레일이므로 디커플링 커패시터라고 가정하겠습니다. 핀 15는 VREG_OUT-전력 조정기 출력입니다 (깨어있는 동안 1.8V, 딥 슬립 중에 0V). 몇 번의 Google 검색 시도 후 나는 그 응답에 만족하지 않았다. "R2"의 그럴듯한 목적은 무엇입니까?
2
내 노이즈 및 디커플링을위한 IC 전원 핀 연결
디커플링 커패시터를 IC에 연결하는 방법 에 대한 다른 Q & A 스레드 에 대해 많은 논의 가있어 문제에 대해 완전히 반대되는 두 가지 접근 방식이 발생했습니다. (a) 디커플링 커패시터를 IC 전원 핀에 최대한 가깝게 배치하십시오. (b) IC 전원 핀을 전원 플레인에 최대한 가깝게 연결 한 다음 디커플링 커패시터를 최대한 가깝게 …
1
디커플링 커패시터에 관한 STM32 데이터 시트 이해
ST가 STM32F030CC의 디커플링 캡에 권장하는 것을 이해하려고합니다. 데이터 시트의 다이어그램은 Vdd / Vss 쌍의 "2x100 nF"캡을 보여줍니다. 이것은 Vdd / Vss 쌍당 2 개의 병렬 100nF 캡을 의미합니까? 또는 필요한 총 100nF 캡 수를 의미합니까? 즉, 2 Vdd / Vss 쌍이있는 경우 Vdd / Vss 쌍당 1100nF 캡이며 총 2100nF …
3
Vss 핀보다 더 많은 Vdd
저는 현재 첫 번째 마이크로 컨트롤러 하드웨어 디자인을 연구하고 있습니다. 대학에서 마이크로 컨트롤러 수업을 받았지만 소프트웨어 측면에 중점을두고 사전 개발 된 개발 보드 (Freescale 68HC12 용)를 사용했습니다. 상당히 기본적이고 아마도 명백하기 때문에 주저하는 질문이 있지만 동시에 데이터 시트 또는 온라인 포럼을 통해 검색하는 동안 명확한 대답을 찾을 수 없었습니다. STM32F7 …
5
VCC / GND 핀이 닫히지 않을 때 디커플링 커패시터를 연결하는 방법
PDmega 패키지에 ATmega 162 마이크로 컨트롤러를 호스팅 할 보드를 만들고 있습니다. 불행히도 VCC 및 GND 핀은 대각선으로 배열되어 있습니다. 내가 읽은 것에서 커패시터는 최대한의 효과를 내기 위해 가능한 한 핀에 가까워 야합니다. 지금은 커패시터를 연결하는 세 가지 방법을 볼 수 있습니다. 커패시터를 두 핀에서 동일한 거리에 있도록 커패시터에 와이어를 연결하고 …
3
디커플링 커패시터
내가 본 많은 IC는 Vdd에서 Vss로 커패시터를 디커플링하는 것이 좋습니다. 이것은 합리적입니다. 그러나 dsPIC33FJ128GP802와 같은 일부 IC에는 3 개의 Vss 핀과 2 개의 Vdd 핀 (AVdd 및 Vdd) 만 있습니다. 따라서 각 Vdd 핀에 또는 각 Vdd 핀에서 각 Vss 핀에 디커플링 커패시터를 배치할까요?
2
디커플링 캡 : 칩에 더 가깝지만 비아가 있거나 비아가 없는가?
이것은 디커플링에 대한 "아직도"질문 일지 모르지만 그 질문은 매우 정확하며 답을 찾을 수 없습니다. 신호를 팬 아웃 한 다음 수십 개의 디커플링 캡을 배치해야하는 40 핀 QFN이 있습니다. 설상가상으로, IC는 QFN 면적 (5mmx5mm)의 8 배를 차지하는 소켓에 있습니다. (소켓은 많은 면적을 차지하지만 상당한 기생을 추가 하지는 않습니다 ; 최대 75GHz …
4
다중 디커플링 커패시터가있는 USB 전원 장치
여러 개의 IC가있는 USB 전원 장치가 있습니다. 내가 읽은 바에 따르면 각각의 개별 IC를 분리하기 위해 여러 범위의 커패시터를 조합하여 사용하는 것이 일반적입니다. 가장 작은 크기는 가능한 한 가깝고 큰 커패시터는 그리 멀지 않습니다. 그러나 나는 딜레마에 빠지고있다 : 이 소스 에 따르면 USB 장치에 허용되는 최대 디커플링 커패시턴스는 10uF입니다. …
4
555 타이머에 필요한 Super Duper Vdd 강화 방법은 무엇입니까?
(16 비트) 주파수 센서 / 카운터에 555 타이머를 사용하고 있습니다. 555 타이머로 설정된 125ms 샘플 시간에서 읽은 펄스 수를 계산하여 작동합니다. 재설정 및 반복 ... 타이머가 불안정하게 작동하고 있습니다. TH (타임 펄스 하이)는 샘플링 ON 신호입니다. 이 시간은 고품질 POT로 설정 및 트리밍 (+/- 5 % 조정 범위)됩니다. TL (타임 …
2
IC의 네거티브 레일이 포지티브 레일보다 더 많은 디커플링 커패시턴스 (PSRR이 더 나쁨)가 필요한 이유는 무엇입니까?
문제의 전제는 다음과 같은 다양한 출처에서 볼 수 있습니다. LM317 및 LM337의 다양한 클론 데이터 시트 비교 (표에 너무 많지만 일반적으로 후자의 데이터 시트는 입력에 대해 더 많은 디커플링을 권장합니다. 예를 들어 LM317에 대한 TI의 데이터 시트는 0.1uF 입력 / LM337 의 전원 바이 패스 는 1uF를 권장합니다.) 위와 관련하여 …
1
ATmega328 디커플링 캡 : 올바른 위치에 있습니까?
ATmega328 + NRF24를 사용하여 PCB 레이아웃을 설계하고 있습니다. 내 이미지에 디커플링 캡 C1 및 C2의 필요성을 완벽하게 알고 있습니다. 내 문제는 다음과 같습니다. VCC가 배터리에서 나옵니다 (0.1 µF 병렬). VCC는 C1 (1206 세라믹 0.1 µF)을 교차하고 핀 20으로 간다. C1에서 다른 CC 커플러 커패시터 (C2, 다시 1206 세라믹 0.1 µF)의 …
당사 사이트를 사용함과 동시에 당사의 쿠키 정책과 개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.